Altium Designer-弟子计划-张紫薇-DCDC模块作业

​我们在进行PCB设计的时候，一定会碰到各种元素与各种元素之间的间距规则的设置。比如想要设置铜皮跟走线的间距，或者设置过孔跟丝印的间距。这些都涉及到我们最基本的PCB设计，所以足以看出这项技能在PCB设计中的重要性。

时钟信号等长错误数据线分组却少网络等长绕线太丑，信号流向尽量顺畅以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：https://item.taobao.com/item.htm?s

注意差分对内等长凸起高度不能超过线距的两倍差分尽量哪里不耦合就在哪里绕，尽量不要在中间绕蛇形2.差分出线需要耦合，后期自己调整一下3.走线尽量不要有锐角，后期自己优化一下4.时钟信号需要包地处理，并在地线上打孔，建议50-100mil一个以

我们在元件库中编辑完元件之后，就需要将这些我们编辑的元件放置到原理图中去进行原理图设计了。那么我们如何去将这些元件库中的元件放置到原理图中去呢？这个操作又需要怎么样去实现呢？

网口差分需要进行对内等长，误差5mil2.注意差分走线要注意耦合3.注意等长线之间需要满足3W规则4.等长存在误差报错5.地网络进行就近打孔，连接到地层，缩短回流路劲6.顶层BGA里面的铜尽量挖掉7.电感所在层内部需要挖空处理以上评审报告来