扫码关注
1.差分对内等长不规范
2.这里容阻可以在靠近管脚一点
3.时钟信号需要打孔包地处理
4.RX、TX这一段需要分别建立等长组进行等长
5.焊盘出线要从短边出线，避免长边出线
以上评审报告来源于凡亿教育90天高速PCB特训班作业评审
如需了解PCB特训班课程可以访问链接或扫码联系助教：
登录后查看更多
90天全能特训班20期-Allegro_百兆网口
2023-10-08 14:31
1462
0
评论 0 收藏
侵权举报
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表凡亿课堂立场。文章及其配图仅供工程师学习之用，如有内容图片侵权或者其他问题，请联系本站作侵删。
您需要登录后才可以评论登录
热门评论0
相关文章
精彩课程
开班信息
设计指南
更多>>
热门面试题
更多>>
热门推荐
更多>>
上百兆总线上拉电阻，阻值和位置不对信号全变形
1
FPGA连DDR，T型还是Fly-by？
2
高速数字：相邻层走线方向比间距更致命！
3
PCIe 5.0损耗超标：换板材还是加Retimer？
4
时钟信号跨分割层，时序抖动怎么控？
5
信号干扰层出不穷，到底该从哪里根治？
6
深耕 EMC 十年，总结 3 个让薪资翻倍的关键选择
7
电源去耦电容怎么摆？ 放错位置等于白加
8
简历上写"精通Vivado"，面试官问起时序约束就卡壳
9
昆明发布政策措施，率先实施新能源汽车车电分离模式
10
采用侧面镀锡封装（36V、1A）MPQ4431GLE-33-AEC1和MPQ4431GLE-5-AEC1低静态电流同步降压变换器
