扫码关注
如果在子原理图中的Port接口名称与总原理图中代表子原理图Sheet Symbol中的Sheet Entry，名称不匹配的话，在进行PCB导入的过程中会出现部分网络节点导入失败的情况，同时在Message中会有[Error] XXX.Sch Compiler Sheet-Entry XXXX not matched to Port at Xmil,Ymil的问题
出现这个问题以后，一种解决办法是更改原理图中的Port和Sheet Entry的名称，使二者名称一致，在PCB导入时，AD自动完成Port和Sheet Entry的工作。第二种解决办法是在总原理图中打开Design->Synchronize Sheet Entries and Ports，手动匹配端口。
![电子设计：如何才算学会了FPGA？[零基础学FPGA设计-理解硬件编程思想]](https://api.fanyedu.com/uploads/image/66/620776fd2b3ad7be7fe4984c6c80a5.png)
