扫码关注
- 全部
- 默认排序
布线功能-改变线宽
在进行高速PCB设计的过程中，我们经常会遇到一个问题，那就是当PCB板的叠层结构发生变化时，为了保持信号的完整性，我们不得不对高速信号线的线宽进行相应的调整。那么这种调整是必要的，因为不同的叠层结构会对信号的阻抗产生影响。手动去逐一更改这些
在进行高速PCB设计的过程中，当PCB板的叠层结构发生变化时，为了保持信号的完整性，我们不得不对高速信号线的线宽进行相应的调整。那么这种调整是必要的，因为不同的叠层结构会对信号的阻抗产生影响。手动去逐一更改这些高速信号线的线宽是一项非常繁琐
布线功能-焊盘隔层挖空
在高速PCB设计中，对于射频信号的焊盘，其相邻层挖空的设计具有重要作用。首先射频信号的焊盘通常较大，容易形成分布电容，从而破坏微带线或带状线的特性阻抗连续性。通过在焊盘正下方的相邻层挖空处理，可以有效减少焊盘的分布电容，从而维持信号传输的阻
在高速PCB设计中，对于射频信号的走线，其相邻层挖空的设计具有重要作用。射频信号通常需要严格控制阻抗（如50Ω），当射频走线线宽增加以降低插入损耗时，参考层距离的增加是必要的。通过挖空相邻层，以至于射频走线可以参考更远的参考平面，从而调整介
布线功能-换PIN
在高速PCB设计的过程中，针对FPGA设计而言，由于其具有大量的IO管脚，这通常会导致飞线交叉的情况变得相当普遍和复杂。为了简化布线过程并提高设计效率，一个常见的做法是将FPGA的IO管脚进行适当的调换。利用FanySkill中的“布线功能
在进行高速PCB设计的过程中，常常会遇到一个挑战，那就是高速信号的时序匹配问题。为了确保信号的同步到达，设计者需要对特定的高速信号组进行等长设计。手动进行这样的操作可能会非常繁琐且容易出错。凡亿skill工具中包含了一个非常实用的功能，即“
布线功能-检查跨分割
在进行高速PCB设计的过程中，高速信号线需要进行阻抗控制，那么参考平面的完整性对于高速信号的完整性和稳定性至关重要。然而，如果仅仅依赖于肉眼去检查参考平面的完整性，往往容易遗漏一些关键的细节，这可能会导致设计中的缺陷和问题。为了克服这一挑战
在高速PCB设计中，很多人似乎认为覆铜操作可以“一键美化”，但有大佬建议走线密集的信号层别采用大面积覆铜，可能引发信号完整性问题，这是为什么？1、寄生电容暴增走线间距＜3倍线宽时，邻近覆铜将使线间电容增加50%以上。实战数据：50Ω差分线在
在高速PCB设计中，DDR模块是绝对绕不过去的一关。无论你用的是DDR、DDR2还是DDR3，只要设计不规范，后果就是——信号反射、时序混乱、系统频繁死机。今天这篇文章，我们就围绕DDR的PCB设计要点，从定义、阻抗、布局拓扑、走线控制等核
在高速PCB设计中，时序控制与信号完整性变得愈发重要。你是否也曾面对总线时序不匹配的烦恼？有没有想过“蛇形走线”不仅是个美观技巧，更是一门高效提升性能的实战技能？今天我们就以Altium Designer中的单端与差分蛇形等长走线技巧为例，
