电感所在层的内部需要挖空处理2.走线未连接到焊盘中心。存在开路3.铺铜时尽量把焊盘包住，避免造成开路4.注意电感底部不要放置器件以及走线，需要重新优化下底层的布局以及布线：5.走线不要从小电阻电容中间穿，后期容易造成短路，自己优化一下走线路

DRC检查的时候出现modified polygons报错

四层PCB，内层分别为地层和电源层。这种是不是只要表层和底层铺铜，内层不用吧？

Cadence铺铜的十字链接宽度可以修改吗？如何设置修改？

过孔自己会有哪里设置导致铺铜问题吗

顶层大GND铜皮没有网络，多处孤岛铜皮靠近管脚放置，走线或铺铜直接连接到引脚不要接到电源层多处过孔没有网络，造成天线报错走线到过孔距离太近rx、tx分别建立等长组控100mil误差等长以上评审报告来源于凡亿教育90天高速PCB特训班作业评审

差分不等长差分不耦合包地要包全这里应该从角出线有飞线未连接散热孔不要盖油要两面开窗铺铜要包住焊盘以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：https://item.taoba

这个vref是参考电压，写入或读取数据时需要用vref来确定是高电平还是低电平，不要大面积铺铜。四块的也是一样ddr到芯片的距离有点远了一般是600-800mil丝印位置可以调一下，调整齐不放焊盘上其他的没什么问题以上评审报告来源于凡亿教育

注意过孔不要上焊盘2.铺铜尽量把焊盘包裹起来，这样容易造成开路3.反馈信号需要走10mil4.电感下面尽量不要走线和放置器件5.注意输入输出要尽量满足载流，载流计算都是以最窄出计算的走线需要优化一下，尽量从焊盘中间出线注意除中间的散热过孔外

1.底层没有铺地铜，导致多处地网路飞线没处理2.多处铺铜没有网络，多处飞线没有连接3.dcdc需要单点接地，地网络没有打孔，应在芯片下方打孔和大地铜连接4.电源没有连接，多处过孔没有网络5.地网络没有连接，6.铺铜、走线避免直角锐角7.走线