扫码关注
- 全部
- 默认排序
逻辑资源用了不到60%，布线却全线飘红。这不是工具差，是你的布局把路堵死了。根本原因：模块拆得太散顶层模块画得太大，同一模块的逻辑分散在芯片对角线两端。连线要横跨整个芯片，再多资源也不够用。解决办法：把相关模块按功能簇绑在一起，同一模块的逻
每页都放了网络标签，结果DRC一跑全是红色警告，网络根本没连上。问题不在标签，在你没搞懂AD的跨页连线规则。1、根本原因：两种标签，作用完全不同AD里有两种标签，很多人混着用。Net Label（网络标签）：只在同一张原理图内有效。换页就断
做FPGA的朋友应该都遇到过这种情况：逻辑资源明明只用了50%、60%，离满载还差得远，但工具却报布线拥塞，时序怎么都收不住。很多人第一反应是"芯片选小了"，或者"工具不行"。但大部分情况下，问题出在布局上——你的逻辑单元放得太乱，导致连线
画完原理图导入网表后，发现PCB封装里的引脚号顺序和原理图完全对不上，引脚定义全错位。不少人直接在PCB里飞线改连接，反而埋下长期隐患，按分层处理逻辑走，就能快速稳妥解决问题。1. 先锁定错位的根源先导出原理图BOM和网表，和封装库的引脚清
凡亿硬件设计课程学什么？原理图+PCB+调试一条龙很多人对硬件设计工程师的理解还停留在"画原理图"或者"画PCB"的阶段，觉得硬件设计就是连连线、出出板子。但实际上，一个合格的硬件工程师需要掌握的能力远不止这些。今天带大家看看，凡亿教育的硬
SPI板内能跑，接根排线就错码，问题可能不在协议SPI在板内几厘米走线正常，一接排线、转接板或更长连线就开始偶发错码，这时别只反复改CPOL、CPHA。很多问题出在SCLK边沿太快、回流不好和反射上；哪怕时钟只有几MHz，边沿也可能已经快到
嘉立创EDA-电气连接的放置元件放置好之后，就是对电气连接进行放置了，这样让没有关联的元件之间形成逻辑联系，组成各个电路功能网。1 绘制导线及导线属性设置导线是用来连接电气元件、具有电气特性的连线。1．绘制导线（1）执行菜单命令“放置-导线
全站最新内容推荐
