扫码关注
- 全部
- 默认排序
在硬件设计过程中，当原理图设计完成后需要提交EDA团队进行PCB的绘制，其中传输线阻抗的控制是重要的一项内容。在提交PCB设计说明书时，需要对线宽/线间距做出要求；在PCB设计过程中，需要与EDA设计人员进行沟通，可能会对线宽/线间距、相邻层厚度做适当调整；在提交PCB制版后，厂家会结合实际生产条件
在设计PCB时，经常会遇到高速差分线，比如USB、HDMI、LVDS、以太网等等，高速差分线不仅要求信号线的正端和负端信号线宽及线间距保持一致，还需要对差分信号线进行阻抗控制。控制差分信号线的阻抗，对高速数字信号的完整性是非常重要的，因为差分阻抗影响差分信号的眼图、信号带宽、信号抖动和信号线上的干扰
在PCB设计的最后阶段，很多人布局布线完，认为工作早已结束，但事实上相反，工程师还需要细致检查与优化几个重要区域，确保后续电路板的完美呈现。1、间距检查线与线间距：确保所有信号线之间的间距满足生产要求，避免短路风险。线与元件焊盘间距：检查信
随着电子器件在汽车和其他产品上的应用越来越广泛（智能化），芯片的集成度也越来越高、体形也越来越小、研发的难度也越来越高，这些器件通常具有线间距短、线细、集成度高、运算速度快、功耗低和高输入阻抗的特点，这也导致了这类器件对静电的要求越来越高。其中涉及到的标准为：ESD SP5.5.1-2004、ISO
开关电源的参数设计是电路稳定性的命脉，一个参数疏漏直接导致整机失效。本文将针对开关电源的参数设置，谈谈小白应该如何做？！1、导线间距与安全规范电气间隙：UL/CSA要求高压导体间距≥0.1英寸（2.54mm），VDE要求交流线间距≥3mm，
在电子设备向高密度、高速化演进背景下，PCB设计已从“连线艺术”升级为系统性工程。本文基于一线工程师实战经验，提炼五大核心设计原则，直击信号完整性、电源完整性、可制造性等关键痛点。一、3W原则：信号隔离的量化标准核心规则：平行信号线间距≥3
在高速PCB设计中，很多人似乎认为覆铜操作可以“一键美化”，但有大佬建议走线密集的信号层别采用大面积覆铜，可能引发信号完整性问题，这是为什么？1、寄生电容暴增走线间距＜3倍线宽时，邻近覆铜将使线间电容增加50%以上。实战数据：50Ω差分线在
在GHz级信号速率下，PCB走线已不再是理想导体，越来越多电子新人遇到容性串扰（电场耦合）与感性串扰（磁场耦合），但对其接触不深，导致走线失败。因此，本文直击该串扰，以供参考。1、容性串扰：电场耦合的隐形攻击触发条件：当两线间距＜3倍线宽时
在高频PCB设计中，若信号完整性处理不到位，很容易出现串音现象，因此本文将聚焦2025年最新技术标准，提炼出通过布局布线直接抑制串音的五大核心策略，以供工程师参考。一、布局阶段1. 3W原则与间距控制线间距≥3倍线宽（如8mil线宽需24m
你的蛇行走线，对吗？
我们经常听说PCB走线间距大于等于3倍线宽时可以抑制70%的信号间干扰，这就是3W原则，信号线之间的干扰被称为串扰，串扰是怎么形成的呢？当两条走线很近时，一条信号线上的信号可能会在另一条信号线上产生噪声，产生干扰的走线叫做攻击线，收到干扰的走线叫做受害线。PCB上走线与走线之间、走线与地之间会形成电
全站最新内容推荐
