电子设计自动化软件，即EDA被誉为“芯片之母”，也有很多人称之为“芯片设计皇冠上的明珠”，是集成电路的重要工具，被广泛应用在集成电路设计、仿真验证、封装、芯片制造等各个环节。然而中国EDA市场起步较晚，在发展过程中甚至遭到美国的遏制，从芯片

晶振下面尽量不要走线2.线宽突变，确认一下具体线宽，尽量保持统一3.电源输入的滤波电容应该靠近输入管脚（4脚）放置4.差分线处理不当，锯齿状等长，凸起高度不得超过线距的两倍5.注意等长线之间需要满足3W规则6.走线尽量不要有直角，此处需要优

电源输出的滤波电容要靠近输出管脚放置2.USB的电容放置不到位，应该线经过电容在连接到USB器件，差分出线要耦合出线，走在一起3.器件干涉4.SDRAM的滤波电容尽量保证一个管脚一个5.顶底层器件干涉，顶层器件是插件，你底层也放器件，后期不

器件摆放注意局部对齐处理2.注意器件干涉3.电源输出的滤波电容要靠近输出管脚放置4.电源输入输出换层打孔处理不当，输入应该打在滤波电容的前面，输出打在滤波电容的后面5..差分线处理不当，锯齿状等长，凸起高度不得超过线距的两倍6.确认一下此处

其他类设计软件通常是通过网格来对齐元件、过孔、走线的，嘉立创EDA提供非常方便的对齐功能，如图1所示，可以对选中的元件、过孔、走线等元素实行向上对齐、向下对齐、向左对齐、向右对齐、水平等间距对齐、垂直等间距对齐。1、执行菜单命令“布局-对齐

1.模拟数字连接处电容要多打孔加大载流。 2.走线避免锐角，焊盘中心出线至外部才能拐线处理，避免生产出现虚焊3.电源模块输入应该从F1-C31-U4.4pin；要f1连接到c31到u4.4脚在到1脚。4.电源模块输出路径应该铺铜或走线加粗多

电感下面不能走线。晶振下面尽量不要走线差分走线要尽量耦合，满足差分间距规则

电源模块反馈电路错误，r15接入反馈电源到r14在到5号管脚。2.晶振布局布线错误3.typec差分对内误差控制5mil以内，尽量避免出现不耦合4.TF卡所有信号线要整组 ，做等长处理以时钟线为目标，目标控制在300mil以内。