扫码关注
- 全部
- 默认排序
前几天有个研二的师弟跑来找我，说他按照教材上的电路图搭了个运放放大电路，原理仿真跑得飞起，结果焊到板子上输出全是振铃，示波器一看就一直在振荡。问我是不是芯片坏了？我一看他的PCB，运放输出到反馈电阻走了将近2厘米的飞线...这个故事告诉我们
EMI 过不了，板子就得重画。做过高速设计的人应该都遇到过：原理图没问题，功能也正常，但一过 EMC 测试就跪了。辐射发射超标，传导发射超标，怎么改都降不下来。这时候很多人开始各种"补救"：加磁珠、加电容、包铜箔、改外壳……有时候能过，有时
如果你是嵌入式开发或硬件电路设计的常客，对 Labcenter Electronics 旗下的老牌 EDA 软件 Proteus 绝对不会陌生。作为“原理图 PCB 单片机软硬件协同仿真”领域的绝对王者，Proteus 在迈入 9.x 时代（全面重构为现代 64 位架构）后，软件性能和操作体
介绍一种直流过压保护电路
25.1V ≤ Vin < 5.7V以Vin = 5.4V为例：D1：导通，将Q2基极电压钳位在5.1V。Q2：Vbe = 5.1V - 5.4V = -0.3V，PNP三极管需Vbe < -0.6V才导通，因此Q2仍不导通。Q1：栅极仍通过R3拉到地，Vgs = 0V - 5.4V = -5.4V
阻抗匹配是电路设计中的一个重要原则，尤其在信号传输和功率传输中起着关键作用。通过精确的阻抗计算，可以确保信号源的输出阻抗与负载的输入阻抗相匹配。在高速数字电路和高频通信系统中，阻抗不匹配会导致信号反射，从而引起信号失真、传输延迟和上功率损耗，严重影响信号的完整性和传输效率。通过阻抗计算和匹配，可以有
在电子工程师的职业道路上，三十岁往往被视为一个重要的分水岭。若此时仍局限于调阻抗等基础工作，或许是时候重新审视职业规划了。调阻抗，作为硬件电路设计中的基础环节，对于新手工程师而言是必经之路。它要求工程师精确计算线路参数，确保信号完整传输。然
在数字电路设计中，过孔是连接不同层导线的关键元件。然而，那些看似“多余”的过孔，往往成为信号完整性的隐形杀手。1、过孔的“多余”假象自动布线工具为追求最短路径，常在PCB上生成大量过孔。这些过孔看似多余，实则可能引发信号反射、延迟和失真。例
在高速数字电路设计中，差分对走线是保障信号完整性的关键。然而，许多工程师纠结于等距设计，却忽视了等长匹配这一核心要素。1、等距设计的局限性等距走线指差分对中两条信号线间距保持一致，目的是减少串扰。但在实际设计中，等距并非首要条件。例如，在弯
做EMC整改这么久，有个现象挺有意思。很多工程师能把电路设计得很漂亮，原理图、PCB都规规矩矩。但一到EMC测试不过，就开始盲目加器件：共模电感、磁珠、电容一通乱加。效果呢？有时候有用，有时候没用，完全是碰运气。为什么？因为很多人根本没搞清
在电路设计中，原理图中常以一个功能模块的器件绘制在同一页面上，因此，通常将器件在pcb按页摆放在一起，更方便进行模块化布局。为此，Fany skill添加了将pcb中的器件按照原理图页，进行分类摆放的功能。需要注意的是，此功能需要在将器件导入PCB之后，才可执行此操作。1、首先需要再原理图导出“.E
