扫码关注
- 全部
- 默认排序
做硬件的应该都遇到过这种场景：板子画好了，器件焊上了，满怀期待上电——结果MCU毫无反应，下载器也连不上。排查半天，最后发现是晶振没起振。晶振不起振，绝对是硬件新手遇到的频率最高（字面意思）的问题。今天把这个坑讲透，以后不再在这里翻车。一、
上周帮一个学员看他的48V转12V降压电源，板子打回来调试了半天，效率死活卡在84%。换了个更低Rds(on)的MOS管，加了昂贵的日系电容，折腾了一圈——还是那个数。他跟我说："师兄，这料都堆上了，怎么还不行？"我让他把板子发过来，看了一
上次有个学员找我吐槽，说他和同事用的一模一样的TPS54331方案，12V转3.3V/3A，他的板子效率只有87%，同事轻轻松松93%。芯片一样、参数一样、原理图都一样，凭啥差这么多？他把两份PCB发给我看，我一眼就找到问题了——布局。说起
产品已经准备出货，测试报告一切正常。半夜产线突然打来电话：200台设备集体重启，没有规律，没有征兆。查了两天两夜，最后发现只是某个GPIO引脚的上拉电阻阻值偏大了一点。说起来有点讽刺——整个系统栽在一个最不起眼的器件上。上拉电阻，几分钱的东
PCB设计中，层管理是关键环节，阻焊层设置错误可能导致整批板子报废。本文结合实战经验，解析PADS层管理常见陷阱。1、阻焊层负片逻辑陷阱阻焊层（Solder Mask）采用负片输出，即图形区域开窗露铜，非图形区域覆盖绿油。新手常误将需焊接的
一、从一次调试经历说起记得刚工作那会，做一个按键检测电路，照着参考图纸画完，焊好板子上电，按键按下去有时候能检测到，有时候就没反应。示波器一测，发现没按的时候，电平在0.5V到1.8V之间跳来跳去，完全不是预期的高电平。组长过来瞟了一眼，说
很多中小企业没有仿真环节，板子出问题全靠试错。但硬件工程师不能等公司配工具，得自己先活下来。第一步：先算，再画不用等仿真软件，手算就能挡掉一半问题。LDO压降够不够？Buck电感选多大？运放带宽够不够？这些公式背下来，画板前先过一遍计算，比
大厂面PCB工程师，信号完整性是必考题。不是考你背公式，是考你有没有真正理解信号在板子上怎么跑。第一题：为什么走线要参考平面？信号回流走最小电感路径，紧贴参考平面。没参考平面，回流绕远路，环路面积大，辐射强，阻抗还不可控。这是所有SI问题的
说起来这个问题，我在当年还是新手工程师的时候就踩过不止一次。仿真软件跑得飞起，SI仿真PASS、PI仿真PASS，文件导出投板，满心期待回来就能点亮。结果上电——不出结果。拿着示波器探头一顿乱戳，抓到的波形在屏幕上跳来跳去，看着挺漂亮，但就
信号跑到十几个Gbps，连接器选不对，板子再好也白搭。插损、回损、串扰，三个参数看似独立，实际谁先不达标，取决于你的速率和拓扑。今天把这事掰开了说。插损：高频信号的第一道鬼门关插入损耗本质是信号穿过连接器时被"吃掉"了多少能量。高频信号对方
