扫码关注
- 全部
- 默认排序
VLSI SoC 中的设计程序非常复杂。设计人员应该考虑所有可能的状态和输入，并以这样一种方式设计芯片，使其每次都能在每种状态和每种可能的输入下工作。在本文中，我们将讨论设计数字 VLSI 电路时的亚稳态、建立时间和保持时间。1 关键路径、吞吐量和延迟关键路径是电路中最长的路径，限制了时钟速度。在描
单片机上电后，初始运行频率通常依赖内部振荡器，而非外部晶振。其设计目的是提供快速启动的时钟信号，尽管精度较低可能在5%-50%范围内波动，具体取决于温度和电源电压。但是，确保单片机能从复位向量开始执行代码，包括后续配置外部晶振以获得更稳定、精确的时钟。对于大多数单片机，特别是基于ARM Cortex
差分信号（Differential signal）来源：Hack电子差分传输是一种信号传输的技术，区别于传统的一根信号线一根地线的做法，差分传输在这两根线上都传输信号，这两个信号的振幅相等、相位相反。在这两根线上传输的信号就是差分信号。差分信号又称差模信号，是相对共模信号而言的。 我们用一个方法对差
(1) 抖动，英文名称为"jitter”。这个jitter，有很多种定义[1,2]。在说明这几种定义之前，我们先来对时钟，也就是clock的周期做一个定义。假设有一个理想的时钟，那它的周期是恒定的，记为T0。但是现实世界中的时钟是不理想的，这个不理想的时钟，每一个周期可能都不一样，记为Tn，如下图所
1.前言 onewire(单总线) 是DALLAS公司推出的外围串行扩展总线技术总线，顾名思义，它是采用一根信号线进行通信，既传输时钟信号又传输数据，而且能够进行双向通信，具有节省I/O口线、资源结构简单、成本低廉、便于总线扩展和维护等诸多优点。常用到单总线的器件，一般是温度传感器、EEPROM、唯
1、什么是Setup 和Holdup时间？答：Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建立时间-Setup time。如不满足set
时序分析的基本概念（1）
1 setup timeSetup time (建立时间)是数据信号(D)在时钟事件(这里以时钟上升沿为例)发生之前保持稳定的最小时间。以便时钟可靠地对数据进行采样。适用于同步电路，如触发器(flip-flop)。 2 hold timeHold time (保
在STM32单片机里，实时时钟(Real-time clock: RTC)是一个独立的计时器。RTC提供一组连续运行的计数器，可以与合适的软件一起使用，以提供时钟日历功能。可以写入计数器值以设置系统的当前时间/日期。1、时钟源配置// 使能
在嵌入式系统设计中，实时时钟（RTC）模块是实现时间敏感型功能的核心单元。STM32系列单片机的RTC模块不仅具备亚秒级计时精度，更集成了独立供电域、闹钟中断和日历计算等特性，使其在智能仪表、穿戴设备和工业控制器等场景中发挥关键作用。1、时
I2C 死锁是指总线被卡住，无法继续通信的情况，通常由从设备意外拉低 SDA 或 SCL 线引起，导致主设备无法发起新的事务。死锁的常见成因包括：噪声或干扰：外部电磁干扰可能导致 SCL 的时钟边沿丢失或 SDA 数据错误。例如，噪声可能使从设备误认为通信仍在进行，从而保持 SDA 低电平。启动时的
