扫码关注
- 全部
- 默认排序
做FPGA的朋友应该都遇到过这种情况：逻辑资源明明只用了50%、60%，离满载还差得远，但工具却报布线拥塞，时序怎么都收不住。很多人第一反应是"芯片选小了"，或者"工具不行"。但大部分情况下，问题出在布局上——你的逻辑单元放得太乱，导致连线
上周帮同事看项目，Vivado 编译报了一万多条时序违例。打开他 xdc 一看——时钟约束二十几条，假路径五百多条，各种命令混着上。问他都管什么，他沉默了半天。时序约束不是"加得多"就安全，是"加得准"才有用。一、时序约束到底管什么？▲ V
很多工程师仿真DDR时只跑一种模式，结果要么漏判风险，要么白忙一场。读和写的时序关系完全不同，选错模式等于没仿。1、先搞清一个根本差异读操作时，DQ和DQS从颗粒发出，边沿对齐。写操作时，DQ和DQS从控制器发出，DQ中心对准DQS边沿，两
走线等长是高速设计的基本功，但很多工程师发现，等长严格执行了，时序仿真依然报红。等长只是解决了飞行时间偏差，而时序违例的根源远不止这一个。1、串扰才是隐形杀手等长约束过严，走线被迫密集绕行，线间距缩小，串扰急剧上升。串扰带来的时序不确定性，
在电路设计中，信号的同步与时序控制是保证系统稳定运行的关键因素。零延迟缓冲器作为一种特殊的时钟缓冲器，因其独特的性能被广泛应用于复杂的同步电路。那么，其作用主要是什么？一、什么是零延迟缓冲器？首先需要了解其定义，零延迟缓冲器是一种能够对输入
做硬件设计的朋友都懂，PCB 布局和电源设计从来都是相辅相成的核心环节，哪怕一个小细节没做好，整个板子都可能出现 EMC 超标、电源噪声大、器件工作不稳定的问题。尤其是面对多器件、大电流、复杂时序的设计需求，很多工程师容易陷入无从下手的困境。今天就把 PCB 电源设计的实战思路和避坑技巧讲透，从电源
FPGA设计里经常遇到反常情况，写的计数器在仿真里时序完全符合预期，上板综合后莫名其妙多延迟一个时钟周期，反复核对代码逻辑也找不到问题。核心不是代码写错，是仿真和实际硬件的时序模型存在隐性差异。1. 仿真忽略了IO输入延迟仿真时直接把激励信
在高速设计中，基于时序的考虑通常要对信号做线长匹配。对于Allegro PCB设计者来说，我们在等长的时候经常会提到X-NET，利用X-NET功能我们能够很快的计算多点拓扑结构等长长度，并且还能够计算数据组等长误差，很是方便，但是我发现在给很多学员教学的过程中，很多人不清楚这个功能的使用，那么我们这次抽时间弄成一个专题来详细的给大家讲解一下。
Altium Designer 22X-Signal功能在Altium软件等长中的使用讲师：郑振宇直播直播：2022年5月27日 周五晚8点直播简介：在高速设计中，基于时序的考虑通常要对信号做线长匹配。对于Altium PCB设计者来说，我
FPGA设计准则
直播时间：11月11日 晚8点直播结束后扫码添加助教领取直播福利直播介绍:近年来，随着国产全面化目标的推进，国产FPGA迎来了春天，Mill团队作为国内知名的FPGA研究团队，多次深度参与各大高校的FPGA课程改革和重大项目开发，本次直播，Mill团队将和大家一起聊聊FPGA设计准则及未来前景....直播大纲：（1）FPGA开发硬件思想（2）FPGA开发标准化设计流程（3）时序分析及时序分析准则直播福利：1、观看直播赠送【3套紫光CPLD板卡及配套指导手册】2、报名直播，可永久观看回放讲师介绍：缪老师(Mill)，现为紫光同创FPGA原厂核心生态战略伙伴，拥有超过10年FPGA开发经验，在技术层面，曾重点参与和主导多个大型项目开发，熟悉各类高速协议应用开发：TCP/IP ，Serdes，光纤通信等。熟悉各类数字信号处理及定点技巧，独立完成纯逻辑LDPC编解码，DVB-T2等无线标准核心模块开发。凡亿教育课堂介绍：凡亿教育直播凡亿课堂是凡亿旗下开放式电子问答平台，包含免费小课、免费问答、社区、直播等版块，横跨知识分享和在线孝育两大领域。内容方面覆盖了嵌入式、单片机、电源设计、模拟技术、PCB、仿真、软件开发、Lab应用、IC设计等细分领域品类，汇聚了上百名网师，利用平台的在线教学课堂，为电子行业学生无界交流。
全站最新内容推荐
