扫码关注
- 全部
- 默认排序
众所周知，芯片行业存在一个定理，那就是摩尔定律，主要内容是集成电路上可容纳的晶体管数目在大约每18个月便会增加一倍。掌握FPGA/IC工程师需要的核心技能，来凡亿教育！>>《基于Vivado平台的FPGA时序约束教程》随着技术的提升和原材料
创建 FPGA 设计和维护 Vivado® 设计套件项目时，版本控制系统对于团队合作可能是一项具有挑战性的任务。工程师必须能跟踪设计变更，完整地从 HDL 或 TCL 源代码再现项目并交付特定的项目状态。Vivado 工具非常适用于这类工作
FPGA（现场可编程门阵列）作为硬件加速和定制化逻辑处理的强大工具，在嵌入式系统、高性能计算和数据处理等领域发挥着重要作用。下面谈谈如何通过FPGA来进行逻辑加载和业务处理！1、逻辑加载使用FPGA开发工具（如Xilinx Vivado、I
1 DDS IP概述直接数字合成器（DDS）或数控振荡器（NCO）是许多数字通信系统中的重要部件。正交合成器用于构造数字下变频器和上变频器、解调器，并实现各种类型的调制方案，包括PSK（相移键控）、FSK（频移键控（frequency shift keying））和MSK（minimum shift
这篇转自我的博客，软件版本为Vivado2018.3与modelsim10.6d，后台回复可获得百度云下载连接。其他版本的软件也是同样的过程，只不过Vivado与modelsim需要版本对应，不然编译会有IP出错。后半部分的自动化独立仿真是Vivado2019.1与modelsim10.6d，但是前
在FPGA开发中，Vivado是贯穿设计全流程的核心工具。许多工程师在掌握基本操作后，仍会在时序收敛、综合策略、IP复用等方面遇到瓶颈。现根据中际赛威工程师培训老师对Vivado设计技术与AI自动编程的总结，以下围绕八个核心模块展开技术要点
前阵子公司来了个应届生小伙子，研究生期间就在搞高速Serdes，Verilog写得贼溜，Vivado用得比我熟练，关键是月薪才八千。你说我一个干了十二年的FPGA工程师，月薪两万多还得带项目、背KPI，心里不慌那是假的。说起来这事儿挺讽刺的
"你用过哪些FPGA工具？"这个问题在FPGA岗位面试里出现频率很高。不少人回答起来特别快：Vivado、Quartus、ModelSim、ISE……然后就没了。面试官点点头，你等着下一题。说实话，这个回答能拿到的分数基本为零。跟EDA工具
上周帮朋友看简历，发现他把"熟悉Vivado"改成了"精通Vivado"。我随口问了一句："那你给我讲讲时钟约束怎么写？"他愣了足足10秒钟，然后开始支支吾吾。说实话，这种场面我见得太多了。Vivado的界面谁都会点几个按钮，但真正到了时序
