扫码关注
- 全部
- 默认排序
差分需要按照阻抗线距走，后期埃及调整一下2.差分对内等长凸起高度不能超过线距的两倍网口座子需要靠近板框摆放3.差分出线要尽量耦合，走线需要优化一下4.时钟信号包地需要在地线上打孔，建议50mil-100mil一个以上评审报告来源于凡亿教育9
晶振可以说是集成电路的核心元件，一直以来是很多电子工程师在PCB Layout设计时的焦点所在，为了保证系统的优势最大化，晶振的Layout设计更是不能出错，本文将谈谈贴片晶振的Layout设计该如何做？1、匹配电容的摆放位置尽量靠近晶振；
走线尽量不要从器件中心穿，间距太近，后期容易造成短路2.USB 5V供电，电容先大后小摆放3.数据线之间等长需要满足3W间距4.注意过孔不要上焊盘，差分出线要尽量耦合5.差分走线不满足阻抗线宽，对内等长凸起高度不能超过线距的两倍6.WIFI
电感挖空所在层需要重新铺铜处理2.输出打孔尽量打在最后一个滤波电容后面3.反馈信号需要走10mil4.电感下面尽量不要放置器件和走线，后期自己调整一下器件摆放位置5.器件摆放尽量中心对其处理，更美观以上评审报告来源于凡亿教育90天高速PCB
1.多处飞线没有连接2.要求单点接地，地网络只在芯片下方打孔连接,其他地方地网络不要打孔3.相邻电路的电感应朝不同方向摆放4.底层应整版铺地铜处理以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或
网口除差分信号外，其他的都需要加粗到20mil2.注意差分出线要尽量耦合3.此处尽量电容靠近管脚摆放4.焊盘出线宽度与焊盘同宽，注意出线规范5.差分需要进行对内等长，误差5mil6.除了中间的散热孔个，其他的都可以盖油处理以上评审报告来源于
跨接器件旁边尽量多打地过孔2.差分走线不满足间距规则3.差分走线可以在优化一下4.线宽尽量保持一致5.注意过孔不要上焊盘，器件摆放不要干涉6.PHY芯片中间焊盘上的过孔需要开窗处理以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需
1.dcdc需要单点接地，地网络焊盘连接到一起在芯片下方打孔2.反馈信号应从电源最末端连接3.焊盘出线要从短边出线避免长边出线；走线避免直角锐角4.电源输出主路径应该加宽载流5.大电感下方应做铺铜挖空处理，相邻大电感需要朝不同方向垂直摆放6
走线尽量从焊盘中心出线，避免造成开路2.差分出线要尽量耦合3.注意布局需要满足原理图规范4.注意确认此处是否满足载流5.电容尽量一个管脚一个，靠近摆放6.走线尽量不要从小器件中心穿，后期容易造成短路7.晶振尽量包地处理8.存在多处开路过孔不
1.dcdc需要单点接地，gnd网络需要连接到一起在芯片下打孔。2.相邻电感不能平行摆放，需要朝不同方向垂直放置。3.下面一路dcdc电源输入需要加粗，加宽载流从第一个器件输入。以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了
