找到 “报错” 相关内容 条
  • 全部
  • 默认排序

1.首先我们找到警告的相关元器件,例如是这个元器件;2.对该元器件进行双击;此时弹出该元器件的:图形属性窗;此时的designator框中是乱码,我们需要对其进行修改。

Altium Designer原理图编译中Un-Designated Parts报错的解决方法

在运行DRC出现报错,怎样解决这个问题Class Document Source Message Time Date No. [Silk To Solder Mask Clearance Constraint Violation] PCB1.PcbDoc Advanced PCB Silk To

过孔打到焊盘上,咋不报错

顶层大GND铜皮没有网络,多处孤岛铜皮靠近管脚放置,走线或铺铜直接连接到引脚不要接到电源层多处过孔没有网络,造成天线报错走线到过孔距离太近rx、tx分别建立等长组控100mil误差等长以上评审报告来源于凡亿教育90天高速PCB特训班作业评审

90天全能特训班22期-曾定宏-Allegro-第三次作业 RJ45网口模块的PCB设计

存在报错未处理过孔打到最后一个器件后方多处孤岛铜皮、尖岬铜皮以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https://item.taobao.com/item.htm?spm

90天全能特训班22期-朱鹮-第二次作业-PUM模块的PCB设计

在将网表导入到PCB的过程中,经常会出现封装内管脚名或者数目与原理图内的器件管脚不一致,从而导致导入过程中报错

在PCB中导入网表提示管脚不匹配应该怎么处理呢?

在将原理图通过网表导入或者直接导入的方式导入到PCB中,我们有时候可以看到同封装的焊盘在进行绿色报错,一般情况下是多管脚的IC元器件报错

 AD中同封装的焊盘报错如何处理?

我们在进行PCB设计中,明明在规则约束器里面已经设置过相应的规则了,为什么它就是不进行报错呢?这是为什么?其实很简单,主要是两方面的操作,我们就以AD19为例进行操作吧。

Altium designer电气规则设置怎样不报错

Allegro导ASC网络表出现报错是什么问题?