- 全部
- 默认排序
差分走线不满足间距2.差分出线要尽量耦合,走线不要有直角差分走线都存在问题,自己后期重新优化一下3.网口差分要进行对内等长,误差5mil5.pcb上存在开路6.线宽尽量保持一致7.时钟信号包地可以在地线上多打地过孔8.确认此处是否满足载流9
确认一下此处是否满足载流,铜皮尽量不要铺到电容中心,容易造成短路每路都存在一样的问题,后期自己调整一下器件摆放的位置,把铜皮加宽2.器件摆放尽量中心对齐处理3.器件摆放注意方向尽量一致,对齐处理;4.pcb上还存在开路5.座子需要靠近板框外