扫码关注
- 全部
- 默认排序
射频电路的物理分区是确保射频设计性能的关键步骤，它涉及了元器件布局、朝向、屏蔽及电路板堆叠等多个方面，所以掌握射频电路的物理分区设置方法是很有必要的。1、元器件布局固定RF路径元器件：首先固定RF路径上的关键元器件，如天线、滤波器、放大器等
刚入行电子行业的小白，总会被一堆岗位名称绕晕：“硬件工程师”“PCB设计工程师”“电子工程师”……听起来都和电路板有关，但具体区别在哪？新手该从哪个方向切入？这篇文章用大白话帮你理清楚，咱们用“做菜”打个比方，保你秒懂！硬件工程师 vs P
电子设计基础知识，讲一讲OC/OD门，开漏/推挽输出，以及图腾柱 ... 矜辰所致前言前几天有小伙伴问我能不能讲讲开漏输出，我回答了可以安排，写了这么多博文我确实没有写过关于这方面的文章，因为以前我一直感觉有一些基础的简单的东西实在是没写的必要，感觉大家都懂，不懂网上一搜一大堆。但是有些朋友对
学习STM32单片机的时候，总是能遇到“堆栈”这个概念。分享本文，希望对你理解堆栈有帮助。 对于了解一点汇编编程的人，就可以知道，堆栈是内存中一段连续的存储区域，用来保存一些临时数据。堆栈操作由PUSH、POP两条指令来完成。而程序内存可以分为几个区：栈区（stack）堆区（Heap）
我是老温，一名热爱学习的嵌入式工程师关注我，一起变得更加优秀！写代码这件事，有经验的老司机都比较“烦恼”，直接写吧，能快速写完代码，但会有一堆bug让你加不完的班；慢慢整理业务逻辑、理清思路再写吧，老板天天催进度。。。今天就来分享一下关于业务逻辑与代码的这些事儿。业务逻辑与代码1.代码是需求逻辑的一
在电力电子器件中，IGBT（绝缘栅双极型晶体管）凭借其独特结构，同时实现了高耐压与栅极可控性，成为高压大功率应用的“心脏”。1、四层半导体结构：n-p-n-p的精密堆叠①结构组成p+集电区：高掺杂浓度的p型半导体，作为电流注入端。n-漂移区
众所周知，现阶段半导体工艺已经逼近物理极限，目前芯片堆叠与Chiplet技术已成为突破二维平面限制的两大技术路线，前者通过垂直堆叠实现空间压缩，后者凭借着模块化设计重构技术集成，这两类如何选？1、技术本质与实现差异芯片堆叠采用三维集成工艺，
3D 异质集成 (3DHI) 技术可将不同类型、垂直堆叠的半导体芯片或芯粒 (chiplet) 集成在一起，打造高性能系统。因此，处理器、内存和射频等不同功能可以集成到单个芯片或封装上，从而提高性能和效率。随着 3DHI 系统越来越复杂，UCIe (Universal Chiplet Interco
在 3D-IC 设计中，热挑战可能会对性能达标带来重大影响。尽管近年来摩尔定律的步伐有所放缓，但借助系统技术协同优化（STCO）方法，有望利用新兴技术产品（包括 3D 技术）调整系统架构，从而缓解工艺发展瓶颈。 本白皮书分析了嵌入式微凸点（EμBump）和晶圆对晶圆混合键合（W2WHB）的材料特性对
引言随着高性能计算和人工智能/机器学习应用的发展，异构三维(H3D)堆叠系统应运而生。这类系统通过精密间距的垂直芯片堆叠，实现了更高的功能密度、更低的通信延迟和更有效的功率分配。然而，在H3D堆叠系统中，高效电源传输网络(PDN)的实现和散热管理面临着重大挑战[1]。图1：异构三维集成系统各种电源传
