0
收藏
微博
微信
复制链接

免费下载 | 【白皮书】基于多核 RISC-V SoC 功能分区的 3D 堆叠和 BEOL 技术热分析

2025-06-17 10:57
576

在 3D-IC 设计中,热挑战可能会对性能达标带来重大影响。尽管近年来摩尔定律的步伐有所放缓,但借助系统技术协同优化(STCO)方法,有望利用新兴技术产品(包括 3D 技术)调整系统架构,从而缓解工艺发展瓶颈。 


本白皮书分析了嵌入式微凸点(EμBump)和晶圆对晶圆混合键合(W2WHB)的材料特性对 3D-IC 封装堆叠热行为的影响。 


e97c85a95f2510364a62dc3fb76a58.jpg

图1:随着 EμBump 和 W2WHB 的 3D 界面层金属密度的增大,芯片层中的 Tmax 和 Rth


本白皮书介绍了先进 CMOS BEOL 工艺和 3D 界面层的热分析,涉及不同的 3D 技术和横截面假设、3D 堆叠配置以及系统级分区方案。具体而言,本白皮书重点分析 EμBump 和 W2W HB 3D 堆叠技术,研究 3D 界面层金属密度对堆叠设计热行为的影响。通过比较双裸片 3D-IC 中的 memory-on-logic(MoL)、logic-on-memory(LoM)和 logic-on-logic(LoL)以及 memory-on-memory-on-logic (MoMoL)配置中的 3 裸片堆叠,探讨了 3D 分区方案对堆叠设计最高温度的影响。 


c78203b9d3973824b47e0ce32d0552.jpg

图2:2 裸片和 3 裸片配置中不同堆叠和分区选项的 Tmax

登录后查看更多
0
评论 0
收藏
侵权举报
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表凡亿课堂立场。文章及其配图仅供工程师学习之用,如有内容图片侵权或者其他问题,请联系本站作侵删。

热门评论0

相关文章

耀创深圳

耀创(深圳)电子科技有限公司是专注于从事电子设计自动化(EDA)服务的高科技公司,是Cadence公司全线产品的授权代理商。

开班信息