找到 “全能19期” 相关内容 条
  • 全部
  • 默认排序

还存在较多飞线,基本上是电源以及地没有连接:电源主干道器件尽量靠近管脚,不要间隔那么远,主干道器件优先级最高,其他的配置电阻电容可以调整的:电源输出的反馈信号也没有连接:器件尽量整体中心对齐处理下:此处电源连接的线宽完全满足不了载流大小,需

全能19期-Allegro-茉宣第一次作业——DCDC

差分信号连接到过孔没有保证耦合:走线注意中心跟中心连接,注意走线规范:焊盘内走线宽度最多与焊盘同宽,拉出焊盘之后再去加粗走线:扇孔注意对齐调整:其他的没什么问题。以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课

全能19期-AD- 董超-第三次作业-百兆网口模块作业

电感器件下面不要放置器件以及走线,自己重新处理下布局,可以塞到IC下方:DCDC5V电源信号完全没有处理:铜皮尽量不要直角:电感内部注意挖空:打孔到焊盘上:顶层5V电源都没处理:不要从电感内部走线:LDO电源信号电流比较小,加粗走线就可以了

全能19期-AD- 宋文孝-第二次作业-PMU

ROOM框导入不需要就进行删除:电感下面不要放置器件,自己整体调整下,可以塞到IC下面去:注意铜皮不要存在直角:电感内部都挖空处理:注意反馈信号加粗8-12MIL:铜皮尽量把焊盘都包裹住:注意整板是铺地铜进行回流,而不是铺电源信号,自己处理

全能19期-AD-卢同学-第3次作业-PMU模块的PCB设计

变压器上除了差分信号,其他的加粗20MI走线:差分注意耦合,从焊盘拉出之后,自己重新优化:差分连接进焊盘没有耦合走线,自己处理下:差分信号一定是需要耦合走线,完全没有按照要求,自己重新绘制下:注意打孔要求,顶层能拉通的,把多余过孔删除:注意

全能19期-AD-朱腾——第三次作业——百兆网口

配置电阻电容可以向上或者向下布局,空出中间空间有限主干道布局:主干道;路径尽量短,可以优化下布局。反馈信号走8-12MIL即可:其他的没啥问题了。以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或

全能19期-Allegro-陈成—第1次作业-2路DCDC模块的设计

注意电感底部不要放置器件以及走线,需要重新优化下底层的布局以及布线:电感注意当前层内部挖空:电源输出对应的GND打孔数量一一对应上:此处顶层完全可以走线,不用打孔了:多处上述问题,自己去修改下。LDO信号也是需要加粗满足载流大小,看下具体大

全能19期-Allegro-THE的_第二次作业pmu模块

注意电感底部不要放置器件以及走线,底部的器件爱你可以往IC下面塞,整体布局还需要更改:注意绘制铜皮不要存在直角:铜皮尽量宽度均匀点,优化下:看下LDO输入的载流大小是多少,按照比例计算对应的线宽要多少满足载流,注意加粗线宽:焊盘扇孔进来调整

全能19期-AD-FMC-第二次作业-PMU模块layout设计

配置电阻电容注意布局可以向下向上放置,中间腾出空间优先放置主干道上的器件:主干道上的器件布局优先级最高。建议吧静态铜皮转换为动态铜皮,设计基本放置动态铜皮:反馈信号走个8-12mil即可:注意器件丝印最好调整下,不要重叠了:注意同焊盘网络连

全能19期-Allegro-新荷-第一次作业-DCDC模块的PCB设计

看下原理图此处三个电容位置是否有问题:看下哪个电容才是输入主干道上的电容,重新理解清楚再去放置。输入主干道上的电容是先大后小,放置有问题,自己去修改:电感当前层内部注意挖空:注意主干道电源不要打那么多孔,如果是输入就打第一个输入口;如果是输

全能19期-Allegro-Damon-Allegro第一次DCDC模块作业