今天在设计PCB时，遇到了5对差分线。结果我花了整整一天的时间，都是在捣鼓这5对差分线。有人会问，花一天的时间去设计5对差分线，这工作效率太低了吧。人家layout工程师，三两下就可以搞定了。

​虽然可以对走线进行一些优化处理，但是考虑到还要人工进行布线处理，难免会对走线的一些线头有遗漏，这种线头简称Stub线头。Stub线头在信号传输过程中相当于一跟“天线”，不断地接受或发射电磁信号，特别是高速的时候，容易给走线导入串扰，所以有必要对Stub线头进行检查，并在设计中进行删除处理。

AD19软件优化设置

​对于AD爱好者来说，每一次的版本更新都是新功能的添加和旧功能的优化或者是移除，在新版AD19在内电层内缩pullback进行了位置变化，同时内电层改变内缩还相邻的内缩会一起变动。

​随着软件版本的逐渐升级与优化，其增加的一些新功能我们也需要了解并且学会如何去使用。例如AD高版本中的自动布线的功能，对于我们的PCB布线起到非常大的帮助。

对于AD爱好者来说，每一次的版本更新都是新功能的添加和旧功能的优化或者是移除，在新版AD19在内电层内缩pullback进行了位置变化，同时内电层改变内缩还相邻的内缩会一起变动。

要点：1.高速PCB在设计中常见的问题；2.高速PCB的特殊材料要求；3.高速信号传输的特征和挑战4.高速PCB设计的原则和考虑因素5.PCB设计存在问题6.高速信号仿真分析工具有那些7.项目实例，高速PCB的信号完整性仿真办法和技巧

内核方面，我们对 IPC 进行了优化；移除了 c99 的依赖；修复了互斥锁优先级反转的问题；完善了 API 注释。 组件方面，我们对 libc 进行了重大更新；新加了串口 v2 版本、rt-link、C++11 组件；完善了文件系统、SAL

我们看到跟随电子设计速度越高越高，体积越来越小，功率越来越高，工程师所面临的问题越来越多，也越复杂和多样。这就要求工程师能够掌握好Cadence Sigrity2019 /Clarity/ Celsius等分析工具的使用技巧，能够在整个设计过程中解决高速问题。将这种方法让设计不用在设计过程的后期进行耗时的仿真-修复-仿真的迭代。让工程师通过以制造容限来建立拓扑和模型进行分析从而使得产品的电汽性能最优化以及成本最小化。用综合的设计和仿真分析方法来应对解决突出的技术难题。

在pcb布局和布线时，有时般出线路板的外形图的时候结构设计会考虑到电路板的装配等问题，会限制原件摆在某个区域里面，走线也限制在某个区域，所以就要设置package keepin和route keepin。