找到 “Vivado” 相关内容 条
  • 全部
  • 默认排序

代码在Vivado/Quartus里综合、布局布线一路绿灯,bit文件下到板子,灯不亮、信号没反应、串口打不出东西——这种"软件看着没问题、硬件就是不响应"的情况,每个搞FPGA/嵌入式的工程师都遇到过。我自己也踩过不少坑,按排查顺序捋一遍

代码综合通过了,上板就是没现象,从哪开始查

上周帮同事看项目,Vivado 编译报了一万多条时序违例。打开他 xdc 一看——时钟约束二十几条,假路径五百多条,各种命令混着上。问他都管什么,他沉默了半天。时序约束不是"加得多"就安全,是"加得准"才有用。一、时序约束到底管什么?▲ V

时序约束乱加一通,编译报错几千条看不懂