找到 “MOS” 相关内容 条
  • 全部
  • 默认排序

运放后面只加电容,为何输出开始振铃?输出电容会与运放输出阻抗一起进入反馈环,新增极点可能把原本充足的相位裕量迅速吃掉 为了滤掉噪声,或者驱动ADC采样电容、长线和大面积MOS栅极,有人会在运放输出端直接并一颗电容。直流结果没问题,阶跃一来却

运放后面只加电容,为何输出开始振铃?

同步整流换上MOS,为何效率反而下降?同步MOS能降低导通压降,但只有门极窗口与副边电流方向重合时,这份理论优势才会变成整机效率 把肖特基换成低导通电阻MOSFET,损耗公式看起来更漂亮,实测效率却可能没有提升。轻载时驱动本身在耗能,死区太

同步整流换上MOS,为何效率反而下降?

自举电容充不满,高边MOS为何会发热?高边MOS能开起来,不代表栅极电压在整个导通期间都够;真正要看的是VB与VS之间还剩多少电压 半桥样机一上高占空比,高边MOS温度就往上爬。示波器对地量栅极,波形看着很高,于是怀疑器件导通电阻太大。换了

自举电容充不满,高边MOS为何会发热?

MOS并联参数一样,电流为何仍不均?同型号、同批次只能缩小参数差异,不能替代支路对称与开关瞬态验证 两颗MOS并联,直流电阻差不多,散热器也共用,为什么热像上总有一颗更热?把电流表放在平均值上,可能看不出问题;把时间轴拉到开通和关断瞬间,电

MOS并联参数一样,电流为何仍不均?

MOSFET开得更快,VDS尖峰为何更高?开关更快不等于更安全,栅极回路需要的是受控速度 栅极电阻越小,驱动器给栅极充放电越快,开关损耗可能下降;与此同时,峰值驱动电流、VDS过冲、栅极振铃、米勒误导通和EMI也可能变得更严重。选值必须用波

MOSFET开得更快,VDS尖峰为何更高?

想请教一下,电路中是一些分立元件,有三极管,MOS管,电容, 电阻,稳压二极管。是应该按照信号的流向摆放元件?还是把同类型的元件先摆放在一起(比如有3个MOS管,先把他们摆放在一起?),然后再拉线么?。因为发现如果按照信号的流向摆放元件,然后感觉元件的摆放就杂乱无章。 但是如果把同类型的元件摆放在一

反激做220W效率可以做到多少?MOS用氮化镓,次级普通肖特基整流55V4A加PFC会高多少?

buck 电路 流过MOS管的电流怎么计算?是根据后面负载电压变化吗?

例如3A的电流,100%占空比,选多少A的MOS管,驱动电压5V

D在RCD吸收的时候,对于二极管的选取,其耐压值为什么要按照vcc供电电压去选取,而不是MOS管关断瞬间产生的那个高压?

1705 0 0