扫码关注
- 全部
- 默认排序
在数据中心机房与家庭路由器背后，以太网接口标准构建起数字世界的传输基座，这项由IEE802.3标准体系定义的技术规范，通过六大核心技术要素，支撑着全球90%以上局域网的稳定运行。1、速率进化论从1983年IEEE 802.3标准确立的10M
(1) 为啥要用Envelope仿真器在仿真调制信号 射频链路时，载波频率很高，但是调制信号的符号率，相对于载波频率来说，又很小。雷达仿真也是类似的情况，比如多普勒雷达，载波频率和多普勒频率也是相差非常大。如果使用transIEnt仿真器的话，为了仿真出载波，就得设置小的step，但是为了能仿真出调
不断变化的芯片间互连标准
UCIE是先进封装中芯片间互连的标准，最近因其2.0版本的发布，被指“过于复杂”而引发担忧。但事实上，这个版本中的许多新功能都是可选的，这一点似乎在公众讨论中被忽视了。事实上，对于不面向未来芯粒市场的设计而言，支持该潜在市场的新功能并非必需。“这对UCIE来说既是福也是祸，”Cadence高级产品营
2.PCIE 配置空间结构深度解析1.Q1：什么是PCIE配置空间？2.PCIE配置空间是 PCI/PCIE 设备的一组标准化寄存器，用于存储设备的硬件信息、资源需求和功能配置。3.PCIE配置空间是PCI/PCIE 设备与系统（如操作系统或 BIOS）之间交互的核心机制，支持设备的发现、资源分配和
3D 异质集成 (3DHI) 技术可将不同类型、垂直堆叠的半导体芯片或芯粒 (chiplet) 集成在一起，打造高性能系统。因此，处理器、内存和射频等不同功能可以集成到单个芯片或封装上，从而提高性能和效率。随着 3DHI 系统越来越复杂，UCIE (Universal Chiplet Interco
引言随着高性能计算和人工智能/机器学习应用的发展，异构三维(H3D)堆叠系统应运而生。这类系统通过精密间距的垂直芯片堆叠，实现了更高的功能密度、更低的通信延迟和更有效的功率分配。然而，在H3D堆叠系统中，高效电源传输网络(PDN)的实现和散热管理面临着重大挑战[1]。图1：异构三维集成系统各种电源传
面对DDR5、PCIE 5.0等高速信号设计需求，新人常困于工具选择。本文直击核心，从功能、适用场景、学习成本三维度解析4款主流工具，助你快速定位适配方案。1、项目复杂度复杂多层板/高速SerDes → Sigrity 或 SIwave中低
重温三极管放大电路
一，基本电路二，静态工作点：放大电路没有输入信号时的工作状态称为直流工作状态或静止状态，简称静态。静态分析的目的就是确定放大电路的静态（直流）值，IB、IC和UCE。这些值可以在晶体管特性曲线上确定一个点，称为静态工作点(quIEscent point)，用Q表示，分别记为IBQ、ICQ和UCEQ。
1. 高速信号专家（年薪45万+）必杀技：56Gbps+ SerDes布线、DDR5/PCIE6.0等长控制±15mil项目偏好：5G基站板、AI服务器主板（32层+，PTFE混压工艺）工具链：Allegro+HyperLynx仿真全流程，
据统计，超过60%的硬件返修源于信号反射、串扰或时序偏差，而传统依赖仿真的设计方法往往耗时且成本高昂。本文揭示7种经过实测验证的走线拓扑调整策略，无需深度仿真即可实现90%的信号质量优化，尤其适用于DDR、PCIE、SerDes等高频场景。
