扫码关注
核心要点速览
PDN阻抗目标：全频段低于目标阻抗，目标阻抗=电压×纹波比/最大动态电流
不同容值电容自谐振频率不同，搭配使用覆盖宽频段
过孔寄生电感是高频段PDN阻抗的主要影响因素
电源地平面的平行板电容提供中低频的去耦
仿真是验证手段，最终要靠实测确认
面试题
PCB电源完整性仿真中，PDN阻抗怎么分析？怎么判断设计是否满足要求？
面试官考察点
这道题考察的是你对电源完整性的理解深度和实际仿真经验。新手可能知道"加去耦电容"，但说不出为什么要加这么多、怎么选容值、怎么看阻抗曲线。有经验的仿真工程师能从目标阻抗计算出发，讲清电容选型策略、过孔影响、平面效应，并且知道仿真的局限性和实测验证的重要性。
什么是PDN阻抗
PDN（Power Distribution Network，电源分配网络）是从电源模块输出端到芯片电源引脚的整个供电通路。PDN阻抗就是这个通路在不同频率下的等效阻抗。
为什么要关注PDN阻抗？因为芯片在工作时会从电源抽取动态电流，这个电流流过PDN阻抗就会产生压降，也就是电源噪声。PDN阻抗越高，相同电流变化产生的噪声就越大。要让电源噪声控制在允许范围内，PDN阻抗必须低于某个上限，这个上限就是目标阻抗。
（目标阻抗 = 电源电压 × 允许纹波比例 / 最大动态电流）
举例计算
场景：1.0V核心电源
电源电压：1.0V
允许纹波：5%（即50mV）
最大动态电流：10A
目标阻抗 = 1V × 5% / 10A = 5mΩ
意思是：从直流到芯片最高工作频率，PDN阻抗都要低于5毫欧，才能保证电源纹波不超过50mV。
场景：3.3V IO电源
电源电压：3.3V
允许纹波：3%（即99mV）
最大动态电流：2A
目标阻抗 = 3.3V × 3% / 2A ≈ 50mΩ
IO电源的动态电流通常比核心电源小，允许的纹波比例也差不多，所以目标阻抗可以松一些。
PDN阻抗曲线分区
PDN阻抗曲线的特点是：低频段电容起主导作用，阻抗随频率升高而下降；到各个电容的自谐振频率点后进入感性区，阻抗开始上升；到了更高频段，平面和封装的寄生参数成为主导。好的PDN设计要让整条曲线都在目标阻抗线以下。
PDN仿真的基本步骤
1. 建立仿真模型
把PCB的电源层和地层导入仿真软件，设置板材参数（介电常数、损耗角正切、导体电导率），设置平面厚度和介质厚度。导入元器件的封装模型，特别是BGA封装的电源球分布和过孔模型。
2. 设置端口
在VRM（电压调节模块）输出端设置源端口，在每个芯片的电源引脚处设置负载端口。端口的定义要和实际电路一致，多个电源引脚可以合并或单独分析。
3. 添加去耦电容模型
每个去耦电容都要用包含寄生参数的模型（电容值、等效串联电阻ESR、等效串联电感ESL）。不能只用理想电容模型，否则高频结果会完全不准。电容厂商的datasheet上一般有S参数或SPICE模型。
4. 运行仿真
设置频率扫描范围（一般从10kHz到几百MHz甚至1GHz），步长要足够密，保证能看到谐振峰。运行仿真，得到每个负载端口看进去的PDN阻抗曲线。
5. 分析结果
把阻抗曲线和目标阻抗对比，看哪些频段超标了。如果某个频段超标，分析原因：是某个容值的电容不够，还是过孔电感太大，还是平面谐振。针对性地优化设计，再跑仿真验证。
常见问题与优化方向
低频段超标
原因
大电容（电解电容或钽电容）的容量不够，或者VRM的输出阻抗不够低。
优化：增加大容量电容的数量或容量；选ESR更低的电容；优化VRM的环路设计。
中频段超标
原因
陶瓷电容的搭配不合理，某个频率段缺少覆盖。常见的是谐振峰出现在两个相邻容值电容的过渡区域。
优化：调整电容容值搭配，增加过渡频段的电容；用更多数量的同值电容降低阻抗平台；优化电容布局，减小走线和过孔电感。
高频段超标
原因
过孔寄生电感太大，或者去耦电容到芯片引脚的距离太远，或者封装电感太大。
优化：增加并联过孔数量；电容尽量靠近电源引脚；用更薄的介质层缩短过孔长度；在封装或BGA下方增加去耦电容。
出现反谐振峰
原因
两个不同容值的电容并联时，在两个谐振频率之间可能出现一个阻抗峰值（反谐振）。这个峰值如果超过目标阻抗就是问题。
优化：选容值比为2到3倍的电容搭配，避免容值差太大；增加电容数量降低反谐振峰；用ESR稍大的电容可以阻尼反谐振峰。
追问方向
追问一：去耦电容的数量怎么确定？
数量由目标阻抗和单个电容的阻抗决定。单个电容在谐振点的阻抗最低，等于它的ESR。n个同型号电容并联，ESR降为原来的n分之一，同时高频的感性阻抗也降为n分之一。所以需要的数量大致是：目标阻抗 除以 单个电容的最低阻抗。实际设计中还要留一定裕量，通常乘以2倍左右的安全系数。具体数量要靠仿真验证。
追问二：电源平面的作用是什么？
电源层和地层构成一个平行板电容器，能提供一定的去耦电容。这个平行板电容的容量取决于两个平面的面积和介质厚度：面积越大、介质越薄，电容越大。平行板电容的去耦频率范围从中频到比较高的频率，因为它的寄生电感非常小（分布参数）。所以用更多的电源地平面对、选更薄的介质，对电源完整性是有好处的。
追问三：仿真结果和实测能差多少？
这个取决于模型的精度。如果电容模型准确、过孔建模合理、板材参数正确，仿真和实测的趋势通常是一致的，数值差异在20%到50%之间都算正常。高频段（几百MHz以上）差异会更大，因为封装和焊盘的寄生参数很难精确建模。仿真的价值在于趋势分析和方案对比，而不是精确的数值预测。最终设计必须经过实测验证。
追问四：什么是平面谐振，对电源完整性有什么影响？
电源平面和地平面构成的平行板结构有谐振特性，当信号的四分之一波长等于平面的某个尺寸时，就会激发谐振模式。谐振时平面的输入阻抗会急剧升高，形成明显的阻抗峰，导致电源噪声在这个频率点变大。平面尺寸越大，谐振频率越低。解决方法包括：增加去耦电容阻尼谐振、在平面边缘加接地过孔阵列、分割电源平面减小尺寸。
失分表达
常见失分点一："电容越多电源越干净"
不是越多越好。电容数量够了就行，再多效果递减，还会增加成本和占用空间。关键是电容容值的搭配和布局位置是否合理。有时候换一种容值搭配或者调整位置，比盲目增加数量效果更好。
常见失分点二："目标阻抗是一个固定值"
目标阻抗取决于具体芯片的动态电流和允许的纹波要求，不同芯片、不同电源都不一样。不能拿一个固定值到处套用。而且目标阻抗是频率相关的概念，不是在所有频段都一样。
常见失分点三："仿真跑出来过了就没问题"
仿真是基于模型的，模型有误差。而且仿真是理想情况，实际生产中板材参数、电容参数都有公差。仿真通过只能说大概率没问题，不能保证。最终必须靠实测验证，比如用VNA测PDN阻抗或者用示波器测电源纹波。
准备动作
实操准备
如果有电源完整性仿真软件，找一块现成的PCB，导入进去跑一个PDN阻抗仿真，看看阻抗曲线长什么样，哪些频段超标了。然后尝试加电容、换位置、调数量，观察曲线怎么变化。没有专业软件的话，可以用Matlab或Python自己写一个简单的电容并联阻抗计算程序，理解多电容并联的阻抗特性。
知识点巩固
复习阻抗的基本概念：电阻、电容、电感在频域的阻抗公式，串联和并联阻抗的计算。理解电容的串联等效模型（C+ESR+ESL）和自谐振频率。了解平行板电容器的电容计算公式和分布电感特性。
常见问题补充
核心关键词
PDN阻抗、目标阻抗、去耦电容、自谐振频率、ESR、ESL、过孔电感、电源完整性、阻抗曲线、平面谐振
