扫码关注
核心要点速览
建立时间：时钟沿之前数据需稳定的时间；保持时间：时钟沿之后数据需保持的时间
建立违例：数据路径太长；保持违例：数据路径太短或时钟偏斜大
建立违例可以降频解决，保持违例不行
优化策略：逻辑优化、物理优化、约束优化三个层次
时序报告是定位问题的关键，要会看WNS、TNS、违例路径
面试题
FPGA设计中，建立时间和保持时间违例是什么原因导致的？怎么优化？
面试官考察点
这道题能区分出FPGA新手和有实际项目经验的工程师。新手可能只背过"建立时间是数据要提前到"，但说不出违例怎么查、怎么修。有经验的工程师能从时序报告入手，分层次讲优化策略，还知道不同优化方法的适用场景和副作用。面试官主要看你有没有实际做过时序收敛的项目。
时序收敛是FPGA设计中最耗时的环节之一。一个设计能不能跑在目标频率上，关键看建立时间和保持时间能不能满足要求。建立时间和保持时间是触发器的固有属性，是器件工艺决定的，我们能做的是让数据路径和时钟路径满足这些要求。
基本概念回顾
建立时间是时钟有效沿到来之前，数据必须稳定不变的最小时间。如果数据在时钟沿到来前的时间窗口内发生了变化，触发器就可能采样到不稳定的中间值，导致亚稳态或错误结果。
建立时间检查的公式是：数据路径延迟 + 建立时间 小于等于 时钟周期 + 时钟偏斜。说人话就是，上一个触发器发出的数据，要在一个周期内到达下一个触发器，并且还要留出建立时间的余量。
保持时间是时钟有效沿到来之后，数据必须继续保持稳定的最小时间。保证触发器在时钟沿触发后，数据不会马上变掉，让触发器有足够时间完成采样过程。
保持时间检查的公式是：数据路径延迟 大于等于 保持时间 + 时钟偏斜。注意这里没有时钟周期，因为保持时间检查的是同一个时钟沿。这也是为什么降频解决不了保持时间违例的原因。
违例原因定位
时序报告关键指标
WNS（Worst Negative Slack）：最差违例路径的裕量负值
TNS（Total Negative Slack）：所有违例路径的裕量之和
违例路径数：有多少条路径不满足时序
起点-终点：违例路径的发送端和接收端寄存器
数据路径延迟分解：逻辑延迟和线延迟各占多少
时钟偏斜：两个触发器之间的时钟到达时间差
拿到时序报告后，按照以下步骤定位问题：
看WNS和TNS：如果WNS很大（负很多），说明有个别路径特别差；如果TNS大但WNS不大，说明很多路径都有点差
看最差路径的起点和终点：是寄存器到寄存器、输入到寄存器、还是寄存器到输出
看路径上的逻辑层次：经过了多少级LUT、有没有BRAM或DSP、进位链有多长
看逻辑延迟和线延迟的比例：逻辑延迟高说明逻辑太复杂，线延迟高说明物理布局太远
看时钟偏斜：skew很大的话要检查时钟约束和时钟树
建立时间违例优化方法
逻辑级优化
流水线（Pipelining）：在长组合逻辑路径中插入寄存器，把一级拆成多级。这是最有效的方法，代价是增加一个周期的延迟。
重定时（Retiming）：让综合工具自动移动寄存器位置，平衡前后级的延迟。不需要手动改代码，但效果有限。
减少逻辑层次：把多路选择、状态机解码等复杂组合逻辑拆开，或者用CASE语句代替嵌套的IF-ELSE。
使用专用资源：加法器用DSP块，存储器用BRAM，避免用LUT搭出来占用过多逻辑层级。
物理级优化
布局约束：把关键路径上的寄存器和逻辑约束到相邻的区域，减少线延迟。
物理综合：开启物理综合选项，让工具根据布局信息重新优化逻辑。
位置锁定：对关键路径的模块设置相对位置约束，保证相关逻辑放在一起。
约束级优化
多周期路径：如果某些路径确实不需要每个周期都变，设为多周期路径，放宽建立时间要求。
伪路径：实际上不会工作的路径设为伪路径，工具就不会去分析和优化了。
检查时钟约束：确认时钟周期约束和实际要求一致，有没有约束过紧的情况。
保持时间违例优化方法
保持时间违例的优化方向正好和建立时间相反——要让数据路径变慢一点。
插入延迟单元：在数据路径上插BUF或LUT，增加延迟。这是最直接的方法，但要注意不要影响建立时间。
优化时钟偏斜：保持时间违例很多时候是因为时钟偏斜太大，发送端时钟太早到达。优化时钟树，减小时钟偏斜。
调整布局：让发送端的寄存器离接收端远一点，增加走线延迟。或者接收端的寄存器靠近发送端时钟源。
追问方向
追问一：什么是亚稳态？怎么避免？
亚稳态是触发器在建立时间或保持时间窗口内数据发生变化时，输出可能处于一个不确定的中间状态，并且需要一段时间才能稳定下来。亚稳态无法完全消除，只能降低发生概率。常用的方法是打两拍同步：用两个寄存器级联，第一个寄存器可能进入亚稳态，但经过一个周期后大概率会稳定下来，第二个寄存器采样到稳定值。MTBF（平均故障间隔时间）随打拍级数指数增长。
追问二：异步时钟域之间的数据传输怎么处理？
异步时钟域之间不能直接传数据，因为建立时间和保持时间没法保证。处理方法有几种：单比特信号用打两拍同步；多位数据用握手协议（ready-valid）、异步FIFO、或者格雷码编码。异步FIFO是最常用的方法，通过读写指针的格雷码编码来判断空满状态，安全地在两个时钟域之间传输数据。
追问三：什么是时钟偏斜和时钟抖动？
时钟偏斜（Skew）是指同一个时钟到达不同触发器的时间差，主要由时钟树走线长度不同造成，是确定性的。时钟抖动（Jitter）是指时钟边沿相对于理想位置的随机偏移，由噪声、电源波动等造成，是随机的。两者都会影响时序裕量，时序分析中都会考虑。时钟偏斜可以通过时钟树优化减小，时钟抖动则取决于器件和电源质量。
追问四：怎么看时序报告中的"数据路径延迟"？
数据路径延迟通常分解为几部分：源端的时钟到输出时间（Tco）、组合逻辑延迟（每个LUT、进位链、MUX的延迟加起来）、走线延迟、还有终点的建立时间。走线延迟又分段，每一段的走线延迟对应物理位置之间的线延迟。如果逻辑延迟占主导，就要从代码层面优化；如果线延迟占主导，就要从布局层面优化。
失分表达
常见失分点一："保持时间违例降频就能解决"
这是新手最常见的错误。保持时间和时钟周期无关，只和数据路径延迟、时钟偏斜有关。降频增加的是周期，但保持时间检查用不到周期。降频对保持时间违例没有任何帮助，甚至因为工具放宽了对建立时间的优化，可能间接让保持时间变得更差。
常见失分点二："时序不达标就加寄存器"
加寄存器（流水线）确实是解决建立时间违例的有效方法，但不是所有情况都适用。比如控制路径加寄存器会增加延迟，可能影响系统功能。而且加寄存器会增加资源消耗和延迟。应该先分析违例的根本原因，再选择最合适的优化手段。
常见失分点三："静态时序分析覆盖了所有时序问题"
静态时序分析（STA）能覆盖同步电路的大部分时序问题，但有局限性。比如异步时钟域的交互、复位路径、门控时钟的质量等，STA不一定能完全覆盖。异步电路、亚稳态问题也需要额外考虑。所以即使时序报告全绿，也要做功能仿真和板级验证。
准备动作
实操准备
找一个实际的FPGA工程，故意把时钟设得很高，让它出现建立时间违例。然后打开时序报告，找到最差的几条路径，分析原因，尝试用不同的方法优化：改代码加流水线、设置物理综合、加位置约束。对比优化前后的时序报告和资源使用情况。
知识点巩固
复习静态时序分析的基本概念：建立时间、保持时间、恢复时间、移除时间、最大最小时序分析。了解FPGA内部的时序模型：LUT延迟、进位链延迟、BRAM/DSP的时钟到输出延迟、走线延迟模型。熟悉Xilinx或Intel FPGA的时序报告格式和关键参数含义。
常见问题补充
核心关键词
建立时间、保持时间、时序违例、静态时序分析、WNS、TNS、流水线、时钟偏斜、亚稳态、异步时钟域
