扫码关注
题库分类：FPGA设计适合经验：0—5年难度：中高级题型：时序基础题 + CDC设计题
面试题
为什么FPGA设计里常说异步复位可以异步拉低，但释放要同步？多时钟域应该怎样处理？
面试官真正想考什么
核心不是背一句“异步复位、同步释放”，而是理解复位释放也有相对时钟的恢复和移除要求。若释放边沿靠近时钟有效沿，不同触发器可能在不同周期退出复位，甚至出现亚稳态和状态机非法状态。
回答思路
第一步：区分断言和释放
异步复位断言不依赖时钟，适合在时钟未工作时把关键寄存器拉到安全状态。释放则意味着电路恢复时序行为，必须相对目标时钟满足要求，因此通常通过复位同步器让输出只在目标时钟边沿退出复位。
第二步：每个时钟域单独同步
同一个外部复位进入多个异步时钟域时，每个域应使用自己的复位同步器，不能把在A时钟域同步后的复位直接送到B域。同步器级数、极性和最小脉宽应按器件、可靠性和工具建议确定，不能统一写死。
第三步：避免同一时钟域多点独立同步
如果同一域内把同一个异步复位在多个位置分别同步，释放延迟可能不同，相关逻辑会在不同周期启动。更稳妥的是每个域生成一个受控复位，再按复位树分发，并让协议和状态机在复位后有明确启动握手。
第四步：控制复位范围
并非所有数据通路寄存器都必须复位。过度复位会增加扇出和布线压力，还可能影响块RAM、移位寄存器或DSP资源推断。通常复位控制状态、有效标志和接口握手，数据寄存器在无效状态下不必全部初始化。
第五步：用工具和仿真验证
运行恢复/移除时序与CDC检查，确认同步器属性和约束正确；仿真复位在时钟边沿附近释放、多域时钟启动顺序和短脉冲场景。板级还要考虑外部复位毛刺和时钟锁定信号。
可直接使用的参考回答
异步复位可以在没有时钟时立即把关键逻辑置为安全状态，但释放边沿如果靠近时钟有效沿，可能违反恢复和移除要求，导致触发器亚稳或同一逻辑在不同周期退出复位。因此我会在每个目标时钟域内使用复位同步器，让复位异步断言、同步释放。
多时钟域分别同步，但同一域内避免多点独立同步。复位只覆盖真正需要确定初态的控制与有效信号，减少高扇出和资源推断影响。最后通过CDC、时序检查和边界仿真验证释放过程。
面试官可能继续追问
同步复位是否一定更好？
不一定，要看时钟是否始终存在、器件资源、时序和安全需求。为什么每个时钟域都要单独同步？
各域时钟相位无固定关系，一个域同步后的释放边沿对另一个域仍可能异步。同步器固定两级够吗？
级数取决于器件、时钟频率、可靠性目标和厂商建议，不能脱离条件固定。所有寄存器都复位更安全吗？
不一定，过度复位会增加资源和布线压力，并妨碍专用资源推断。
容易失分的表达
“异步复位没有时序要求。”——释放仍有恢复和移除约束。
“一个复位同步器可以供所有时钟域。”——忽略各时钟域相位关系。
“全部寄存器都加复位最保险。”——忽略扇出、布局和资源推断。
面试前准备动作
画出异步断言、同步释放的基本同步器。
解释恢复时间、移除时间和亚稳态风险。
准备一个多时钟域复位树和启动握手案例。
参考资料
AMD：Synchronous Reset vs. Asynchronous Reset
核心关键词：FPGA异步复位同步释放、恢复时间、移除时间、复位同步器、FPGA面试、CDC检查
