扫码关注
分类：PCB设计 ｜ 适合人群：校招、0-3年 ｜ 难度：中级 ｜ 题型：技术基础题
面试题
为什么芯片的去耦电容通常要靠近电源引脚放置？布局时只要电容与芯片的直线距离很近就够了吗？如果同一电源引脚配置了多个容值的电容，你会怎样处理？
面试官真正想考什么
这道题表面考元件摆放，实际在考你是否理解电源分配网络和高频电流回路。只回答“靠近一些，滤波效果更好”不够。合格回答要说明瞬态电流从哪里来、完整回路怎样闭合、走线和过孔为什么会削弱电容作用，以及为什么不能套用一个固定距离。
回答思路
第一，去耦电容给芯片提供本地瞬态电流
数字芯片或高速器件内部状态切换时，电源电流会在很短时间内变化。板上远端电源不能在所有频率下都通过低阻抗路径及时响应，靠近器件的去耦电容可以在局部提供电荷，减小电源引脚处的电压波动，同时降低高频噪声向更大范围电源网络传播。
第二，“靠近”是为了减小完整电流回路的寄生参数
电容不是孤立工作的。真正需要关注的是“芯片电源引脚—电容—地返回路径—芯片地引脚”组成的完整高频回路。连接线、焊盘和过孔都会带来寄生电阻和寄生电感。路径越长、回路面积越大，高频阻抗通常越高，去耦电容越难在需要的频段发挥作用。
第三，检查电源端和接地端的连接方式
电容靠近电源脚，但接地端通过一段细长走线再去找地平面，完整回路仍然可能很差。通常应让电源和地连接短而宽，过孔尽量靠近电容焊盘，并结合叠层让返回路径连续。是否使用多过孔、盘中孔或背面放置，要结合封装、板厂能力、成本和器件参考设计决定。
第四，多容值电容承担的频段和作用并不完全相同
小容量电容常用于较高频率的局部去耦，较大容量电容更多承担较低频率能量储备和电源变化。但实际有效频段还受到封装、介质、安装电感和电源网络的影响。布局顺序应优先满足芯片数据手册和参考设计，不应机械套用“小电容永远最近、大电容永远最远”。
第五，不背固定距离，说明约束来源
不同芯片的边沿速度、封装、电流变化、引脚分布和板层结构不同。有的器件手册会给出明确的放置距离、过孔结构或电容组合，这类要求应优先执行；没有明确数字时，再按缩短回路、降低安装寄生和方便制造的原则处理，并通过电源完整性分析或实测验证关键设计。
可直接使用的参考回答
“去耦电容靠近芯片电源引脚，主要是为了给器件开关瞬间提供本地电流，并降低电源回路的寄生电感和高频阻抗。距离只是表象，我更关注芯片电源脚、去耦电容、地返回和芯片地脚形成的完整回路。”
“布局时我会让电容的电源端和接地端连接尽量短，地过孔靠近焊盘，避免一端很近、另一端却通过细长走线绕行。多层板还要结合电源层和地层位置，检查返回路径是否连续。”
“如果有多个容值，我会先看芯片手册和参考设计，优先满足关键电源引脚的高频去耦，再安排较大容量的储能电容。我不会对所有芯片套用同一个距离或同一种摆放顺序，关键器件会结合叠层、封装和电源完整性要求验证。”
面试官可能继续追问
1. 电容放在芯片背面可以吗？
可以成为一种方案，但要看封装焊盘、过孔长度、叠层和制造能力。若背面放置能形成更短、更直接的连接，效果可能很好；如果需要绕行或增加较长过孔路径，则要重新评估安装寄生。
2. 去耦电容越多越好吗？
不是。电容数量、容值和封装需要与器件需求和电源网络匹配。盲目堆叠可能增加面积、成本和谐振风险，也不一定改善目标频段的阻抗。
3. 为什么地过孔也要靠近电容？
因为高频电流必须通过地路径返回。只缩短电源端而让接地端绕远，完整回路仍然存在较大的寄生电感和环路面积。
4. 电源平面很低阻，电容还需要靠近吗？
电源平面并非在所有频率下都是理想零阻抗，器件引脚、焊盘、过孔和层间路径仍有寄生参数。具体布局要结合目标频段、叠层和器件要求判断。
容易失分的表达
“所有去耦电容必须在芯片一毫米以内。”——把个别器件建议当成通用规则。
“只要电容摆得近，怎么连都可以。”——忽略接地端、过孔和完整回路。
“电容越大，滤波效果越好。”——忽略频率特性、封装寄生和器件要求。
“多放几个总不会错。”——没有说明电源网络目标和验证依据。
面试前准备动作
找一块自己做过的板，画出去耦电流的完整回路。
准备一个因去耦或回流布局调整而改善问题的项目案例。
查看常用主控、接口芯片和电源芯片手册中的推荐布局。
回答具体距离和容值时，先说明器件、封装、叠层和目标频段。
参考资料
Texas Instruments：How to Lay Out Decoupling Capacitors on the PC Board
Texas Instruments：Physical Layout Optimization of the PDN
Analog Devices AN-1349：PCB Guidelines
核心关键词：去耦电容布局、PCB电源完整性、去耦电容靠近芯片、PCB工程师面试、电源回路、寄生电感
