扫码关注
高速PCB面试：AC耦合电容如何布局？焊盘尺寸、差分对称性和参考平面怎么处理？
一、参考回答
高速差分链路中的AC耦合电容用于隔断直流分量，让链路两端可以建立各自的共模工作点。但电容并不是理想的串联元件，它的焊盘、封装、焊料、寄生电感和参考平面结构都会成为传输线中的不连续点。尤其是0201或0402电容的焊盘宽度可能明显大于相邻差分线线宽，如果从细线突然过渡到较宽焊盘，就会形成局部阻抗变化，带来反射和回波损耗恶化。布局时要优先按接口规范和芯片参考设计确定电容位置及容量，再优化封装尺寸、差分对称性、焊盘过渡和参考平面开窗。不要把某个USB、PCIe或SerDes参考设计的摆放位置直接套用到所有接口，电容位于链路哪一端、是否靠近接收端或连接器，必须按具体接口规范和器件要求判断。
二、回答时要讲清楚的关键点
先确认接口规范、收发器要求和参考设计，核对电容容量、耐压、封装和所在链路位置。不同高速接口的AC耦合要求并不完全相同。
电容尽量选用满足电气要求的较小封装，降低焊盘宽度相对传输线线宽的突变；必要时通过焊盘形状和走线宽度过渡减小不连续。
两根差分线上的电容应保持对称，尽量避免一侧焊盘、过孔或走线过渡与另一侧差异过大，以免引入差模到共模转换。
结合叠层和场求解器评估电容焊盘下方参考平面开窗。开窗范围要根据封装高度、焊盘寄生和参考平面结构确定，不能盲目挖空过大。
三、工程判断对照
不要把“电容越靠近接收端越好”或“电容下面必须全部挖空”当成所有接口的通用规则。位置、容量、封装和参考平面开窗都要结合具体接口规范、芯片参考设计及仿真验证。
如果AC耦合电容两侧的差分阻抗测试出现明显凹陷或回波损耗恶化，你会如何区分是焊盘过宽、参考平面开窗，还是电容本体寄生参数造成的？
技术资料：TI：High-Speed PCB Layout for PCIe Gen 5；TI E2E：高速差分线AC耦合电容与参考平面布局讨论
