微博

微信

复制链接

电子产业一站式赋能平台

Cadence Allegro软件自带的PCB封装库在哪

黄勇

2022-05-31 09:39

11782

Cadence Allegro软件会自带的一些常用的PCB封装库，大家可以自行调用，它所存储的路径为：

X:\Cadence\Cadence_SPB_17.4-2019\share\pcb\pcb_lib\symbols，如图所示：

登录后查看更多

allegroPCB封装库

侵权举报

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表凡亿课堂立场。文章及其配图仅供工程师学习之用，如有内容图片侵权或者其他问题，请联系本站作侵删。

上一篇 Cadence Allegro如何调用本地封装库 下一篇 常见的PCB封装的含义解析以及常见分类

技术资讯 | Allegro软件中如何使用Temp Group功能

01什么是Temp Group？所谓的Temp Group，就相当于临时创建的Group组，用于很多元素的选择，用于一起执行某项命令，比如移动、复制等等。执行完命令之后呢，Group组就打散了，不存在了，今天我们以移动命令为例，讲解一下如何使用Temp Group功能。第一步执行移动命令，Edit-

耀创深圳

2024-09-11 15:39

浏览数2452

【Allegro封装库设计50问解析】第31问 Allegro软件中沉板的器件封装应该怎么处理呢？

答：沉板器件即器件的管脚不是在其底部位置，是在它本体的中间位置，不像常规的器件一样，直接可以安装到PCB板子上，而是需要在PCB板子上进行挖槽处理，将其凸起的部分透过PCB板，让其管脚可以正常地贴装到PCB板子上，如图4-77所示： 图4-77  沉板器件处理示意图需要沉板处理的器件封装一般可按以下方法进行：Ø 开孔尺寸：器件四周开孔尺寸应保证比器件最大尺寸单边大0.2mm(8mil)；保证能正常放进去。Ø 开孔尺寸标注：开孔标注通常标注在Board_Ge

电路之家

2021-02-26 10:34

浏览数3284

【Allegro封装库设计50问解析】第34问在PCB中导入网表提示管脚不匹配应该怎么处理呢？

答：在将网表导入到PCB的过程中，经常会出现封装内管脚名或者数目与原理图内的器件管脚不一致，从而导致导入过程中报错，如图4-90所示： 图4-90  导入网表提示解析示意图上图是一个比较典型的封装中管脚与原理图中不一致而出现的报错内容。从上示报错内容（红色框标识的内容）可以获取以下信息点：Ø 器件的封装名为ERF8-40。Ø 封装中有几个多余的管脚，管脚名为41、42、43、44、45、46、47、48。Ø 封装中缺少了几个管脚，管脚名为H1、H

电路之家

2021-02-26 10:40

浏览数5082

【Allegro软件操作实战90问解析】第88问 Allegro软件的用户设计属性的Route常用的设置有哪一些呢？

答：打开Route选项设置面板，左侧边栏选择Connect选项，如图5-232所示，我们对常规的几个设置选项进行说明一下，具体如下：

电路之家

2021-03-17 11:30

浏览数4608

27.PCB设计---Orcad网表导入及交互

一个学习信号完整性仿真的layout工程师作为layout工程师，首先的输入条件就是原理图，也就是常说的(原理图导出网表文件)网表文件，有硬件工程师会直接把网表发给我们，有的直接给我们dsn文件，要求我们自己导出导入网表，下面简单介绍导出导

刘小同学

2022-09-19 08:35

浏览数4038

黄勇

做Allegro实战视频教学的先深圳市凡亿技术开发有限公司设计中心技术总监；凡亿教育创始人；PCB联盟网电子论坛特邀版主；长期致力于Cadence Allegro高速PCB设计与Cadence Allegro 高速PCB设计视频教学；具备丰富的PCB设计实战经验，尤其擅长高速信号数字类、消费电子类产品的PCB设计。其系列Cadence Allegro软件速成视频教程、Cadence Allegro版PCB设计全流程实战视频深受业界PCB爱好者的赞誉，是开启PCB实战视频教学的先驱者。驱者

硬件设计 Altium 单片机全部