扫码关注
Cadence Allegro 17.2怎么避免信号之间的串扰问题（布线耦合系数分析）
串扰是两条信号线之间的耦合、信号线之间的互感和互容引起线上的噪声。容性耦合引发耦合电流，而感性耦合引发耦合电压。 PCB板层的参数、信号线间距、驱动端和接收端的电气特性及线端接方式对串扰都有一定的影响。下面是在SigXplorer里面搭建了一个串扰的仿真链路，黄色部分就是得到的信号之间的串扰分析结果。
2020-07-13 21:05:53
- 发文
- 评论
- 微博
- 空间
- 微信
90天全能特训班18期AD-李侠鑫-4DDR
2023-05-22 16:57
154
注意低脂线等长需要满足3W
2.数据线之间等长也需要满足3W
3.电感所在层的内部需要挖空
4.VREF的电源走线需要加粗到15mil以上
5.电容摆放尽量保证一个管脚一个，靠近管脚放置
6.除了散热过孔，其他的都可以盖油处理
以上评审报告来源于凡亿教育90天高速PCB特训班作业评审
如需了解PCB特训班课程可以访问链接或扫码联系助教：
0
评论 0 收藏
侵权举报
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表凡亿课堂立场。文章及其配图仅供工程师学习之用，如有内容图片侵权或者其他问题，请联系本站作侵删。
您需要登录后才可以评论登录
![电子设计：离散傅里叶变换的性质[学以致用系列课程之数字信号处理]](https://api.fanyedu.com/uploads/image/f4/7b653b5cf6c5b53ce0972f49b55379.png)
