答：我们在进行差分布线设计的时候，特别是高速信号差分，在进行打孔换层的时候，都会在旁边添加回流地过孔，若差分信号比较多的时候，去添加，就非常繁琐，也容易遗漏，我么这里讲解一下，如何去进行自动添加，具体操作如下所示：

答：高速信号、低速信号的区分取决于以下两个因素：信号的有效频率F；信号走线的有效长度U。一般来说，信号的有效频率F约等于信号频率的5倍，信号走线的有效长度等于U=(0.35/F)/D,其中D是PCB上的走线延迟,在FR4的材质中D约等于180，得出的结论就是在信号走线的长度小于有效长度的1/6，信号为低速信号；反之，信号为高速信号。所以我们判定信号是否为高速、低速信号的步骤如下：Ø 获取信号的有效频率与信号走线的长度；Ø 计算出信号走线的有效长度；Ø 比较信号长度与

答：我们PCB中的信号都是阻抗线，是有参考的平面层。但是由于PCB设计过程中，电源平面的分割或者是地平面的分割，会导致平面的不完整，这样，信号走线的时候，它的参考平面就会出现从一个电源面跨接到另一个电源面，这种现象我们就叫做信号跨分割。跨分割的现象如图1-52所示。跨分割，对于低速信号，可能没有什么关系，但是在高速数字信号系统中，高速信号是以参考平面作为返回路径，就是回流路径。当参考平面不完整的时候，会出现如下影响：Ø 会导致走线的的阻抗不连续；Ø 容易使信号之间发生串扰；Ø

Allegro的全称是Cadence Allegro PCB Designer，是Cadence公司推出的一套完整的、高性能印制电路板设计套件。它为创建和编辑复杂、多层、高速、高密度的印制电路板设计提供了一个交互式、约束驱动的设计环境。它允许用户在设计过程的任意阶段进行定义、管理和验证关键的高速信号，并能抓住今天最具挑战性的设计问题。Allegro印制电路板设计提高了PCB设计效率和缩短设计周期，让您的产品尽快进入量产。Allegro是我们目前高速PCB设计中使用最多的工具。

仅看近30年的发展，以PC为代表的行业几度繁荣而后归于平静，从最早的百兆级处理器速度倍频直到今天的几个GHz级别，总线位宽从16位扩展到今天的64位，以Intel为首的行业龙头公司将CPU的处理能力整整提升了成百上千倍。 在总线宽度和处理器速度达到瓶颈后的近10年里，整个行业将突破的战场放在了高速接口上，外部串行高速接口的速率从Gbps迅速飞升到几十个Gbps，为了实现更高的吞吐量，还采用了复杂的高阶调制和增加链路宽度的办法。这一切简直是以“迅雷不及掩耳盗铃之势”汹涌而至，作为“攻城狮”的你做

2020年1月5日下午1点半，由21ic中国电子网举办的深圳线下网友技术分享沙龙在深圳市戴言有趣咖啡厅顺利进行。 参加本次活动的有21ic电子网论坛的高磊亮老师、林杰老师、马佳老师、黄勇老师等共7名资深版主、员工以及电子硬件爱好者。其中，黄勇老师代表凡亿教育作为特邀嘉宾参加了此次技术分享交流会。 黄勇老师作为凡亿教育的创始人，长期致力于Cadence Allegro高速PCB设计与Cadence Allegro高速PCB设计视频教学；具备丰富的PCB设计实战经验，尤其擅长高速信号数字类、消费

课程基于实例介绍和演示HFSS在天线、微波器件和高速电路中的应用，让读者掌握HFSS在天线仿真、微波器件设计、高速信号仿真等方面的应用

我们看到跟随电子设计速度越高越高，体积越来越小，功率越来越高，工程师所面临的问题越来越多，也越复杂和多样。这就要求工程师能够掌握好Cadence Sigrity2019 /Clarity/ Celsius等分析工具的使用技巧，能够在整个设计过程中解决高速问题。将这种方法让设计不用在设计过程的后期进行耗时的仿真-修复-仿真的迭代。让工程师通过以制造容限来建立拓扑和模型进行分析从而使得产品的电汽性能最优化以及成本最小化。用综合的设计和仿真分析方法来应对解决突出的技术难题。

本套视频的目的是让工程师能够通过15个项目分析实例学习快速的掌握好通用频域和时域分析高速互联问题的技巧方法，将方法融入到自己的高速互联分析中去，从而科学地解决自己的项目存在的问题。