扫码关注
- 全部
- 默认排序
LOIN端口在LOCM上提供50Ω的负载阻抗和共模去耦。同样，普通级陶瓷电容器提供足够的信号耦合和LO接口的旁路。LO信号必须具有足够的相位噪声特性和较低的二次谐波含量，以防止AD8342的噪声系数性能下降。相位噪声较差的LO会导致互易混频
在多层PCB设计中，过孔是连接不同层信号的关键结构，但其对信号传输的影响常被忽视。本文从物理机制和工程实践角度，解析过孔对信号完整性的核心影响。阻抗不连续性过孔结构（铜柱+焊盘+反焊盘）会改变传输线几何形状，导致特征阻抗突变。典型50Ω传
做过高速板的人应该都遇到过这种情况：原理图没错，PCB 也没画错，板子焊好了一上电——不对劲。信号波形有毛刺，时序对不上，偶发误码，严重的甚至系统跑不起来。排查半天，电源没问题，时钟没问题，最后发现是走线阻抗没控好。阻抗不匹配，是高速设计中
在高速PCB设计中，信号线弯折区的处理直接影响信号完整性与电磁辐射水平。直角走线看似简洁，实则暗藏传输线特性突变的风险，而圆弧走线能有效规避这些问题。1、直角走线有隐患阻抗突变引发反射直角转折处线宽突变会导致特性阻抗变化，在5Gbps以上速
阻抗匹配是电路设计中的一个重要原则，尤其在信号传输和功率传输中起着关键作用。通过精确的阻抗计算，可以确保信号源的输出阻抗与负载的输入阻抗相匹配。在高速数字电路和高频通信系统中，阻抗不匹配会导致信号反射，从而引起信号失真、传输延迟和上功率损耗，严重影响信号的完整性和传输效率。通过阻抗计算和匹配，可以有
在电子工程师的职业道路上，三十岁往往被视为一个重要的分水岭。若此时仍局限于调阻抗等基础工作，或许是时候重新审视职业规划了。调阻抗，作为硬件电路设计中的基础环节，对于新手工程师而言是必经之路。它要求工程师精确计算线路参数，确保信号完整传输。然
在硬件电路设计中，去耦电容的摆放位置常被误解为“越靠近芯片越好”，实则背后有着更复杂的理论依据，摆放不当可能影响去耦效果。去耦电容的核心作用是为芯片提供局部低阻抗电源，抑制电源噪声。其摆放位置需综合考虑电流路径与环路面积。若仅追求靠近芯片，
在高速PCB设计中，阻抗控制是确保信号完整性的基石。然而，实际生产中阻抗总做不准，问题可能出在板材与铜厚的匹配上。1、板材选择影响阻抗PCB板材的介电常数（Dk）是阻抗计算的核心参数。不同板材的Dk值差异显著，如普通FR-4的Dk约为4.2
在信号完整性分析中，数字电路的时序、串扰等问题常被重点关注，但模拟信号的反射问题往往更隐蔽且难处理，对系统性能影响显著。1、模拟信号反射的成因模拟信号对阻抗变化极为敏感。当信号沿传输线传播时，若遇到阻抗不连续点（如线宽突变、连接器接口、换层
在高速PCB设计中，信号回流路径是影响信号完整性和电磁兼容性的关键因素。当信号跨分割平面时，其回流路径被阻断，可能引发类似天线的辐射效应，导致EMI超标。1、回流路径的基本原理高速信号的回流路径通常选择阻抗最低的路径，尤其是高频信号会紧贴信
