扫码关注
- 全部
- 默认排序
在进行高速PCB设计的过程中，我们经常会遇到一个问题，那就是当PCB板的叠层结构发生变化时，为了保持信号的完整性，我们不得不对高速信号线的线宽进行相应的调整。那么这种调整是必要的，因为不同的叠层结构会对信号的阻抗产生影响。手动去逐一更改这些高速信号线的线宽是一项非常繁琐且耗时的工作，它不仅不能提高我
在进行高速PCB设计的过程中，当PCB板的叠层结构发生变化时，为了保持信号的完整性，我们不得不对高速信号线的线宽进行相应的调整。那么这种调整是必要的，因为不同的叠层结构会对信号的阻抗产生影响。手动去逐一更改这些高速信号线的线宽是一项非常繁琐且耗时的工作，它不仅不能提高我们的设计效率，反而会因为工作量
在高速PCB设计中，对于射频信号的焊盘，其相邻层挖空的设计具有重要作用。首先射频信号的焊盘通常较大，容易形成分布电容，从而破坏微带线或带状线的特性阻抗连续性。通过在焊盘正下方的相邻层挖空处理，可以有效减少焊盘的分布电容，从而维持信号传输的阻抗一致性，这种设计优化在射频电路中尤为重要。利用FanySk
在高速PCB设计中，对于射频信号的走线，其相邻层挖空的设计具有重要作用。射频信号通常需要严格控制阻抗（如50Ω），当射频走线线宽增加以降低插入损耗时，参考层距离的增加是必要的。通过挖空相邻层，以至于射频走线可以参考更远的参考平面，从而调整介质厚度，实现所需的阻抗。并且挖空相邻层可以减少射频走线与地平
在高速数字电路设计中，信号反射是导致信号完整性问题的重要因素。反射可能引发过冲、振铃，甚至逻辑误判。本文聚焦信号反射的抑制策略，重点解析源端匹配与终端匹配的适用场景及选择要点。1、信号反射的根源信号反射的本质是阻抗不连续。当传输线特性阻抗（
在当今高速数字电路设计中，信号完整性（Signal Integrity, SI）已经成为决定产品性能的关键因素。随着数据传输速率不断提升，从早期的几百Mbps到现在的几十Gbps，传统的电路设计方法已经无法满足现代高速系统的要求。本文将深入
一个让人头疼的调试现场上个月帮朋友看一个2.4GHz WiFi模块的设计，原理图没问题，器件选型也合理，但就是灵敏度比规格书低了8dB。换了几个厂家的模块，结果都差不多。最后发现是PCB布线的问题——射频走线两侧铺铜距离太近，把阻抗"吃"掉
说实话，每次看到新手工程师在高速板上栽跟头，我都有点心疼。不是他们不努力，而是学校里教的PCB知识太基础了，真正到实战的时候，阻抗失配、信号完整性问题、莫名其妙的EMI辐射——这些问题不会出现在教科书里，但会在你debug到凌晨三点的时候准
一句话结论回流路径沿着阻抗最低的路径流动，高频时就是信号线下方的参考平面。先说个我踩过的坑早几年设计一块USB3.0的板子，原理图检查了八百遍，PCB走线也算美观。样品回来一测试，USB信号眼图闭得像一条缝，丢包率居高不下。当时我还怀疑是芯
LOIN端口在LOCM上提供50Ω的负载阻抗和共模去耦。同样，普通级陶瓷电容器提供足够的信号耦合和LO接口的旁路。LO信号必须具有足够的相位噪声特性和较低的二次谐波含量，以防止AD8342的噪声系数性能下降。相位噪声较差的LO会导致互易混频
