扫码关注
- 全部
- 默认排序
下单后扫码助教老师拉入特训营群学习添加时备注：20天一、本课题开设目的：本视频教学以免费的国产EDA工具-嘉立创EDA专业版为平台,以嘉立创官方设计的开发板“梁山派”为案例，来讲解一个四层板子的设计，之前很多电子工程师的画板一般停留在2层板
USB的差分信号需要进行对内等长，等长误差为5mil2.晶振走线需要走类差分处理3.此处是用菊花链的方式进行等长，建议使用创建焊盘对组进行分段等长（U1-U2,U2-FPC1）4.电源输入的滤波电容应该靠近输入管脚（4脚）放置5.电源输出部
1.模拟数字连接处电容要多打孔加大载流。 2.走线避免锐角，焊盘中心出线至外部才能拐线处理，避免生产出现虚焊3.电源模块输入应该从F1-C31-U4.4pin；要f1连接到c31到u4.4脚在到1脚。4.电源模块输出路径应该铺铜或走线加粗多
说起开发板，对很多电子工程师来说都不陌生，STM32、FSP32、正点原子、Arduino等都是知名的开发板品牌。然而提起“梁山派”开发板，大多数新手工程师都没听说过。其实梁山派开发板是基于GD32F450ZGT6的开源开发板，该板子资源接
差分线处理不当，锯齿状等长，凸起高度不得超过线距的两倍2.器件摆放尽量对齐处理3.晶振走线需要走类差分处理4.电源输入的滤波电容应该靠近输入管脚（4脚）放置5.此处在一层走线即可，建议铺铜处理6.时钟包地需要在地上间隔150mil-200m
差分线这里需要调整走线尽量不要有直角锐角这里是输出走线应该加粗处理最好铺铜处理。SD卡所有信号线要做等长处理，以时钟线为目标，目标控制在300mil以内。这个差分在这里另一根就断了，不耦合对内也不等长。很多的线间距都不满足3w原则自己调整一
电源模块反馈电路错误，r15接入反馈电源到r14在到5号管脚。2.晶振布局布线错误3.typec差分对内误差控制5mil以内，尽量避免出现不耦合4.TF卡所有信号线要整组 ，做等长处理以时钟线为目标，目标控制在300mil以内。
电源输入电容应该靠近管脚放置输出电容电阻应该靠近管脚放置到电感后面输出3.3v晶振布局错误，晶振的一对线要走成类差分的形式， 线尽量短如下图。typec的LCD_R4、LCD_R5要走差分阻抗控制90欧姆做对内等长，差分走线尽量减少打孔换层
时钟信号包地需要在地线上间隔150mil-200mil打上一个地过孔2.差分线处理不当，锯齿状等长，凸起高度不得超过线距的两倍3.器件摆放注意对齐处理4.焊盘出线不规范，焊盘中心出线至外部才能拐线处理，避免生产出现虚焊；地网络打一个孔即可，
全站最新内容推荐
