扫码关注
- 全部
- 默认排序
【摘要】 在某单板上，由于CPU芯片GMII接口的电源上只加了磁珠滤波，引起的故障：在网口通信时，当通信包的内容为低速码型（全0全1）时，没有丢包；当更改为伪随机包时（码型速率快），丢包严重。最终在磁珠后加电容，问题解决。原因分析: 从电源的输出到所供电的逻辑电路之间的引线可能包括值得重
【摘要】本文根据某产品单板电路测试过程的浪涌电流冲击问题，详细分析了MOS管缓启动电路的RC参数，通过分析和实际对电路参数的更改，使电路的浪涌电流冲击满足板上电源要求。一、问题的提出某通信产品电路测试时发现浪涌电流冲击过大，可能会损坏保险丝或MOS管等器件，而且有的即使没有损坏也有可能会影响其使用寿
在使用Altium Designer（AD）进行PCB设计时，许多工程师不会陌生拼板操作，将多个电路板布局在同一个板子上，以便于制造和切割，但有时候可能会遇见无法直接更改板与板之间距离的问题，如何解决？1、检查并修改拼板规则打开AD的“Pa
几种精密整流电路
多年前搜集的资料，翻出来分享给大家，如有侵权，请联系删除。废话不多说，先看电路：图 1 是最经典的电路，优点是可以在电阻 R5 上并联滤波电容.电阻匹配关系为1=R2,R4=R5=2R3；可以通过更改 R5 来调节增益。 图 2 优点是匹配电阻少，只要求 R1=R2。 图 3
通过重命名Pin Number功能，可以快速、批量得更改和指定焊盘编号排列方向，极大地方便设计人员调整焊盘编号，从而降低设计错误的风险。例如，在处理BGA、QFN等多引脚封装，该功能能够高效地实现焊盘编号的批量修改或按特定方向重新排列，显著
(1) 为啥开始看SystemVue原因是因为，在用ADS中的DF进行仿真的时候，出现了一些问题。比如说，以下噪底抬升的问题。在仿真的时候，我更改了一下FFTSIZE的设置。原来，我设置的是16，也就是打算让ADC采样2^16=65536个点的。但是，在排查其他问题的时候，我把FFTSIZE改成18
(1)问题的起因，是因为我更改了一下FFTSIZE的设置。原来，我设置的是16，也就是打算让ADC采样2^16=65536个点的。但是，在排查其他问题的时候，我把FFTSIZE改成18了。然后，就出现了下面这种情况，也就是信号那边抬上来了。要是把code的数据，导入到VisualAnalog，看AD
布线功能-改变线宽
在进行高速PCB设计的过程中，我们经常会遇到一个问题，那就是当PCB板的叠层结构发生变化时，为了保持信号的完整性，我们不得不对高速信号线的线宽进行相应的调整。那么这种调整是必要的，因为不同的叠层结构会对信号的阻抗产生影响。手动去逐一更改这些
在进行高速PCB设计的过程中，当PCB板的叠层结构发生变化时，为了保持信号的完整性，我们不得不对高速信号线的线宽进行相应的调整。那么这种调整是必要的，因为不同的叠层结构会对信号的阻抗产生影响。手动去逐一更改这些高速信号线的线宽是一项非常繁琐
在单片机开发领域，不少开发者会碰到私活项目的邀约。看似是赚外快的好机会，实则暗藏诸多风险，以下这些情况，让你明白为啥这类私活最好别接。1、需求模糊易变客户往往对单片机项目缺乏专业认知，需求描述不清，还可能在开发过程中频繁更改，导致项目周期无
