扫码关注
- 全部
- 默认排序
一般来说，很多工程设计都是通过同步时序电路来完成整个系统的设计，由于时钟的特点，时钟在同步电路设计中具有非常重要的作用。目前在电路设计中常见的是种类型主要分为全局时钟、内部逻辑时钟和门控时钟。1、全局时钟全局时钟即同步时钟，它是通过FPGA
同步时序电路和异步时序电路是数字电路的重要内容，也是小白学习数字电路时重点学习的电路设计课程之一，但如果我们遇见异步时钟域数据同步问题，我们该怎么办？处理跨时钟域问题的核心在于要保证下级时钟对上级数据采样的setup时间或hold时间满足要
FPGA的时序分析及时序约束一直以来是小白难以搞懂的知识点，经常劝退不少小白，尤其是其中的偏移约束，所以本文将重点谈谈偏移约束。偏移约束属于基本时序约束，规定了外部时钟和数据输入输出引脚之间的相对时序关系，智能用于端口信号，不能应用于内部信
电子设计当中，经常用到差分走线，如USB的D+与D-差分信号、HDMI的数据差分与时钟差分等。那么，如何在原理图中添加差分标识呢？（1）在原理图中，将要设置的差分对的网络名称的前缀取相同的名称，在前缀后面分别加“+”和“-”或者“_P”和“
0组成：电源 复位 时钟 调试接口 启动1、电源 ： 一般3.3V LDO供电 加多个0.01uf去耦电容2、复位：有三种复位方式：上电复位、手动复位、程序自动复位通常低电平复位：（51单片机高电平复位，电容电阻位置调换）上电复位，在上电瞬
人们在研发新产品时，往往急于实现产品的功能，于是沿用低频、低速时的经验，满足于利用软件将单片机、芯片和元器件连接起来，就希望实现产品功能、效能和性能，结果事与愿违，不仅只是在低水平徘徊，而且延误了宝贵的时间。其实，随着集成电路时钟速率的提高，上升、下降沿速率加快，电源电压降低以及产品复杂性和密集度的
STM32F1系列单片机有多种外设，外设配置方式比较一致，一般是使能外设所在GPIO口时钟、使能外设的时钟，在禁止外设的情况下配置外设的时序以及中断和DMA等。大部分的外设配置相对简单，但是FSMC接口因为配置比较复杂，往往让一些初学者一头雾水。本文记录了本人在STM32F103ZET6的FSMC接
晶振，在板子上看上去一个不起眼的小器件，但是在数字电路里，就像是整个电路的心脏。数字电路的所有工作都离不开时钟，晶振的好坏，晶振电路设计的好坏，会影响到整个系统的稳定性。所以说晶振是智能硬件的“心脏”，几乎在所有的应用电路中都不可或缺的存在
正常情况下，通过SWD在线调试时，一旦芯片进入低功耗模式(Stop或者Standby)，调试就会断开。原因是进入Stop或者Standby模式后，内核时钟就停止了。如果想在调试低功耗代码时还可以正常通过调试接口debug，有没有什么办法呢？以STM32F030 Stop模式为例，方法是将DBGMCU
示波器作为常见的测试仪器仪表，一直以来出现在各大项目及实践中，但在使用过程中会出现突发毛刺信号，这时需要进行捕捉测试来进行，那么示波器该如何捕捉突发的毛刺信号？而毛刺触发的应用场合有哪些？1、示波器如何捕捉突发的毛刺信号？比如我们在进行时钟
