扫码关注
- 全部
- 默认排序
答：端接,Butt Joint，是指消除信号反射的一种方式。在高速PCB设计中,信号的反射将给PCB的设计质量带来很大的负面影响,采用端接电阻来达到线路的阻抗匹配，是减轻反射信号影响的一种有效可行的方式。端接，分为一下两类：
答：孤岛铜皮, Isolated Shapes,也叫做孤岛，指的是在PCB中孤立、没有与任何地方连接的铜箔。对于PCB板上的孤岛铜皮，一般我们在设计的时候，对于很大块的孤岛铜皮，我们尽量在这个铜皮打上地过孔。
答：所谓渐变线，是添加在走线线宽突变的地放，来降低线宽变化引起的阻抗突带来的信号反射的影响，其功能与泪滴是差不多的，具体操作如下：第一步，需要设置好参数，点击执行菜单命令Route-Gloss，在下拉菜单中选择Parameters，进行参数设置，如图6-157所示；
答：在前面的几个问答当中，我们都有提到，对一些做好的模块进行创建Groups组的操作，方便我们进行模块复用、布局操作。我们创建了Groups组之后呢，这个属性会一直存在，我们是否可以将这个属性给去除掉，方便后期的布线操作与规划。因为添加了这个Groups组的属性以后，从这个模块走出的线会出现下面的小方块的现象，如图6-22所示，虽然不影响整体的性能，但是影响美观，所以呢，这里我们会讲解一下如何将已经创建好的Groups组进行打散的操作，具体操作如下：
答：orcad当前设计中，所用到库在原理图页面下方的Design Cathe里，在绘制原理图时，可能很多部分是从别的原理图拷贝而来，所以Design Cathe中就会存在一些非法字符，从而影响网表的输出，我们就需要将Design Cathe中的非法字符消除，消除的步骤如下：第一步，点击菜单File→New Library，新建一个库在当前设计的路径下，注意保存的时候不要在路径上出现非法字符，如含有括号、百分号等；第二步，在Design Cathe中找到库路径中含有非法字符的那个库文件，选中库文件
答：背钻其实就是控深钻比较特殊的一种，在多层板的制作中，例如12层板的制作，我们需要将第1层连到第9层，通常我们钻出通孔（一次钻），然后陈铜。这样第1层直接连到第12层，实际我们只需要第1层连到第9层，第10到第12层由于没有线路相连，像一个柱子。这个柱子影响信号的通路，在通讯信号会引起信号完整性问题。所以将这个多余的柱子（业内叫STUB）从反面钻掉（二次钻）。所以叫背钻，但是一般也不会钻那么干净，因为后续工序会电解掉一点铜，且钻尖本身也是尖的。所以PCB厂家会留下一小点，这个留下的STUB的长
答：可将混有高频电流和低频电流的交流电中的高频成分旁路滤掉的电容，称做“旁路电容”。 对于同一个电路来说，旁路（bypass）电容是把输入信号中的高频噪声作为滤除对象，把前级携带的高频杂波滤除。 去耦电容是电路中装设在元件的电源端的电容，此电容可以提供较稳定的电源，同时也可以降低元件耦合到电源端的噪声，间接可以减少其他元件受此元件噪声的影响。去耦和旁路都可以看作滤波。去耦电容相当于电池，避免由于电流的突变而使电压下降，相当于滤纹波。具体容值可以根据电
答：特性阻抗：又称“特征阻抗”，它不是直流电阻，属于长线传输中的概念。在高频范围内，信号传输过程中，信号沿到达的地方，信号线和参考平面（电源或地平面）间由于电场的建立，会产生一个瞬间电流，如果传输线是各向同性的，那么只要信号在传输，就始终存在一个电流I，而如果信号的输出电平为V，在信号传输过程中，传输线就会等效成一个电阻，大小为V/I，把这个等效的电阻称为传输线的特性阻抗Z。信号在传输的过程中，如果传输路径上的特性阻抗发生变化，信号就会在阻抗不连续的结点产生反射。影响特性阻抗的因素有：介电常数、
智利计划建设集风能、太阳能和储能混合动力于一体的发电站-总部位于圣地亚哥的电力公司AES Gener在为其计划中的862.5MW风能+太阳能+储能混合动力Parque TerraEnergía可再生能源项目提交了环境影响声明之后，为智利发展庞大的混合可再生能源项目迈出了重要的一步。
美国加州将为低收入居民提供免费电池系统以防停电-Sunrun和电网替代公司正在合作，为加州野火易发地区的低收入居民提供免费的能源储能系统，这一消息的宣布可谓恰逢其时。加州正面临着野火、热浪和轮流停电的三重威胁，低收入居民受这三种威胁的影响最大，但确是最不可能负担得起备用电力。
全站最新内容推荐
