找到 “堆” 相关内容 条
  • 全部
  • 默认排序

做电源设计的工程师应该都有感受,多相Buck/Boost电源听着高大上,实际layout的时候问题一。在PC处理器供电、GPU供电、服务器VRM等大电流应用场景,多相电源几乎是标配方案。但很多工程师在设计时会遇到各种问题:纹波超标、温升过

多相电源PCB设计难点突破:电流平衡与相位控制技巧

开篇做过硬件研发的朋友应该都有过这种经历:产品功能调试一切正常,送到实验室做EMC测试,结果辐射发射超标、传导发射超标,一问题砸过来。我当年也是被EMC折磨得够呛。记得第一次做传导测试,限值线就在那儿明晃晃地亮着,我的波形恨不得高出20d

EMC测试不过?辐射发射、传导发射超标原因汇总

做FPGA开发的同学,十有八九都被时序约束折磨过。代码写得好好的,仿真也没问题,一跑综合实现就报一setup/hold violation,改来改去就是收敛不了。按我的经验,这时候与其继续盲目调参数,不如静下心来检查一下自己的约束是不是从

时序约束怎么设都不收敛,到底哪里错了

上周帮一个学员看他的48V转12V降压电源,板子打回来调试了半天,效率死活卡在84%。换了个更低Rds(on)的MOS管,加了昂贵的日系电容,折腾了一圈——还是那个数。他跟我说:"师兄,这料都上了,怎么还不行?"我让他把板子发过来,看了一

开关电源效率卡在85%上不去?多半是这3个走线细节在作怪

面试官问:"你们的项目栈多大?怎么判断会不会溢出?"你是不是脱口而出"分配大一点就行了"?说实话,这个问题我当年也答得很烂,直到真正踩过坑才发现,栈溢出这东西,表面上看是空间不够,实际上涉及函数调用、中断嵌套、局部变量一大细节。今天就

单片机堆栈溢出怎么排查,面试现场你能答出几步

示波器一接,满屏毛刺,关掉示波器又正常了。问题不在信号本身,在你怎么查。1、先确认一件事示波器探头地线夹太长,本身就是天线。地线夹夹在远处,环路面积大,空间噪声全被收进来了。你看到的毛刺,可能一半是探头自己造的。正确做法:拆掉地线夹,用探头

信号线毛刺一堆,源头找不到?换个思路查

做过射频功放的人,大概都经历过这种崩溃时刻——电路一上电,输出波形就自己"嗨"起来了,频谱仪上一不该有的杂散,信号完全不是你要的样子。自激,功放调试里最让人头疼的问题之一。很多人一碰到自激,就开始疯狂调偏置、换电源去耦电容、甚至怀疑负载匹

功放自激查反馈回路,绕远了就容易出问题

RE辐射发射超标,接口线上加了一共模电感和滤波电容,结果频谱仪上一看,改善不到3dB。继续加料,电感换更大的,电容并更多的,还是压不住。折腾了两个星期,最后把连接器外壳好好接到机壳地上,那个恼人的尖峰直接消失了。这种事不少见。接口滤波加了

接口滤波怎么加都不够,后来发现是外壳接地问题

功放一上电就自激,输出频谱上一杂散,功率读数飘来飘去,机器差点烧掉。偏置电路的电阻电容查了三遍,换了几个管子还是老样子。这类问题在功放调试里很常见,真正的问题往往不在偏置本身,而藏在反馈回路、供电去耦和接地里。先搞清楚自激的根在哪功放自激

功放一上电就自激,偏置电路查了三遍找不出原因

说句实话,这两年做消费电子的硬件工程师,日子不太好过。产品同质化严重,方案公司一,客户砍价砍到骨头里,项目周期越来越短,加班越来越狠,薪资却涨不动。三五年经验的硬件工程师,在深圳拿着12K~18K的比比皆是,放在五年前可能还算不错,放到今

传统硬件内卷严重,转型车载/储能实现薪资突围