扫码关注
- 全部
- 默认排序
电源接口的EMC滤波设计是“细节决定成败”的典型场景。共模电感、X电容和Y电容的组合需根据噪声类型、功率等级和安全标准精准配对，避免“一刀切”或“过度设计”。1、Y电容漏电流超标：问题：Y电容容量过大或耐压不足，导致漏电流超过安全标准。解决
LOIN端口在LOCM上提供50Ω的负载阻抗和共模去耦。同样，普通级陶瓷电容器提供足够的信号耦合和LO接口的旁路。LO信号必须具有足够的相位噪声特性和较低的二次谐波含量，以防止AD8342的噪声系数性能下降。相位噪声较差的LO会导致互易混频
ADF5355 中的 VCO 核心由四个独立的 VCO 组成，每个 VCO 使用 256 个重叠频段，这使得器件能够在无需大幅改变 VCO 灵敏度（Kv）的情况下覆盖很宽的频率范围，同时不会导致相位噪声和杂散性能变差。当寄存器 0 更新且自
说起来，电源PCB走线这事儿，我见过太多人踩坑了。刚学画板的时候，我也是一顿乱拉，结果电源噪声大得离谱，芯片发热严重，调试的时候差点把示波器探头扔了。后来跟项目组的师兄请教，才慢慢搞清楚里面的门道。今天就用一张图，把电源走线的核心原则讲明白
在高速数字电路中，地弹噪声是导致信号完整性问题的主要元凶之一。当芯片输出状态切换时，地引脚与PCB地之间产生的瞬态电压差可达数百毫伏，引发逻辑误判甚至物理损伤。1、地弹噪声治理思路去耦电容黄金组合采用电解电容（10-100μF）处理低频噪声
在电源PCB设计中，布局是决定性能的关键因素。其中，功率回路的布局对电源的噪声水平有着直接影响。本文将探讨为何功率回路越短，电源越安静。功率回路是电源PCB中的核心路径，它连接着输入电容、开关管、电感和输出电容等关键器件。在高频开关过程中，
PDN仿真（Power Delivery Network，电源分配网络）是高速PCB设计中保证电源完整性的关键环节。很多工程师明明做了仿真，板子回来电源噪声还是超标、芯片工作不稳定——问题往往出在仿真设置和实际设计的脱节上。本文将揭示PDN
在硬件电路设计中，去耦电容的摆放位置常被误解为“越靠近芯片越好”，实则背后有着更复杂的理论依据，摆放不当可能影响去耦效果。去耦电容的核心作用是为芯片提供局部低阻抗电源，抑制电源噪声。其摆放位置需综合考虑电流路径与环路面积。若仅追求靠近芯片，
做了这么多年硬件，我发现一个有意思的现象：无论是新手工程师还是老鸟，开关电源、高速数字电路、模拟前端，调试的时候十有八九都要跟去耦电容较劲。示波器一打，噪声超标了、纹波太大了、振铃太明显了——第一反应往往就是"加个电容试试"。说实话，早年我
今天跟大家聊聊，设计电路时，电源芯片旁边的大小电容该怎么布局。01从一次实际讨论说起前阵子在知识星球里，有同学在做一个小机器人项目时遇到了一个问题。他参考的开源项目里，电源芯片旁边的去耦电容是这么布的：5V电源线直接连到芯片引脚，再从引脚拉到电容。他觉得这个接法有问题：电流先进芯片再到电容，那电容还
全站最新内容推荐
