扫码关注
找到 “pcb布线” 相关内容 条
- 全部
- 默认排序
在进行高速PCB设计的过程中，我们经常会遇到一个问题，那就是当PCB板的叠层结构发生变化时，为了保持信号的完整性，我们不得不对高速信号线的线宽进行相应的调整。那么这种调整是必要的，因为不同的叠层结构会对信号的阻抗产生影响。手动去逐一更改这些高速信号线的线宽是一项非常繁琐且耗时的工作，它不仅不能提高我
295 0 0
高速pcb布线完成之后，需要检查pcb板上是否存在多余的走线、过孔以及孤岛铜皮等情况，那么多余的走线以及过孔被称为Dangling line/Dangling Vais。Dangling line是指至少有一端没有连接的线路，这通常是在绘制走线路径过程中由于多次修改、删除或变更导致的残留线段。Dan
294 0 0
PCB设计中，主动元件（如芯片）和被动元件（如电阻、电容）功能特性不同，布线策略需针对性设计，以保障电路性能与稳定性。1、主动元件信号完整性优先高速数字信号（如时钟、差分对）需优先布线，路径尽可能短且直，避免迂回交叉。例如，DDR内存时钟线
190 0 0
一个让人头疼的调试现场上个月帮朋友看一个2.4GHz WiFi模块的设计，原理图没问题，器件选型也合理，但就是灵敏度比规格书低了8dB。换了几个厂家的模块，结果都差不多。最后发现是pcb布线的问题——射频走线两侧铺铜距离太近，把阻抗"吃"掉
316 0 0
做过PCB设计的朋友，应该都遇到过这种让人抓狂的情况：DRC检查全绿了，满心欢喜地点了自动布线，结果弹出个"布线失败"。资源利用率明明才70%，怎么就布不下去了？说实话，这个问题我也踩过坑。今天就掰开揉碎聊聊，到底哪里出了问题。DRC通过不
216 0 0
2013 0 2
