DDR5内存都来了，DDR3内存是不是要彻底退出历史舞台了？那得看什么应用场景。华邦电子今日宣布，将在未来10多年内继续供应DDR3 DRAM内存芯片产品，并且会持续扩产，以确保满足客户的长期使用需求。目前，DDR3出货量占华邦DRAM总收

注意数据线等长需要满足3W规则2.地址线之间等长也需要满足3W规则3.注意数据线扇孔线宽尽量保持一致4.地址线等长存在误差报错5.等长组创建有问题，有很多网络没有添加到里面，后期自己重新创建一下6.注意走线不要有直角和尖角，尽量钝角7.注意

GND跟电源网路都没有处理：地址线都有及个别的没有跟BGA内的扇孔连接：等长线的GAP尽量大于等于3W，不要太短了：数据线一组走线尽量紧凑点：看下是否存在间距报错:等长线之间要满足3W间距原则：上述一致问题，等长线GAP满足下3W长度：间距

走线未连接到过孔中心2.器件干涉3.时钟信号等长不符合规范4.滤波电容尽量靠近管脚摆放，尽量一个管脚一个5.直接在电源层铺一个整版电源即可以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系

1.布局应按照先大后小原则布局，大器件打孔连接到小器件再连接到芯片管脚2.有一个数据信号等长不到位3.要保持先后线宽一一致，走线出芯片焊盘后尽快加粗以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接

等长存在报错，没有达到目标范围2.此处需要调整一下，尽量钝角3.等长不符合规范4.地址线等长存在报错以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：https://item.tao

可以解决的报错处理一下顶层焊盘没有连通，器件没有连接所有等长组都没有达到等长目标以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：https://item.taobao.com/it

时钟信号等长不符合要求2.器件摆放注意间距，一般建议1.5mm3.器件摆放注意干涉4.此处等长需要优化一下其他没什么问题以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：https:

随着时代发展，数据处理量日益增长，越来越多的电子工程师急需好用的存储器来提供存储空间，这也促使存储器逐渐成为电子设备必备的核心部分，今天我们来盘点那些常见的存储器。1、SRAM即静态随机存储器，存取速度快，但容量小，一旦掉电后数据将丢失，不

随着电子技术高速发展，新技术及新概念层出不穷，如果了解过2022-2023年智能手机行业，很容易发现，那段时期的智能手机基本上是支持大内存，几乎所有顶配手机都有24GB、1TB等配置，这是因为内存迎来大降价，导致大内存成本很低，但现在这个状