答：一个完整的PCB封装是由许多不同元素组合而成的,不同的器件所需的组成元素也不同。一般来说，封装组成元素包含：沉板开孔尺寸、尺寸标注、倒角尺寸、焊盘、阻焊、孔径、热风焊盘、反焊盘、管脚编号（Pin Number）、管脚间距、管脚跨距、丝印线、装配线、禁止布线区、禁止布孔区、位号字符、装配字符、1脚标识、安装标识、占地面积、器件高度。在Cadence ALLEGRO软件中，以下元素是必须要有的：焊盘（包括阻焊、孔径等内容）、丝印线、装配线、位号字符、1脚标识、安装标识、占地面积、器件最大高度、极

答：槽孔，顾名思义，就是不规则的钻孔。我们常规的普通DIP的封装的钻孔都是圆形的钻孔，但是实际生活过程中，我们有些元器件的安装定位脚位是长方形或者椭圆形的，我们把这一类的不规则的钻孔统一称之为槽孔。在PCB的加工过程中，对于插件的钻孔有两种刀具，一种叫做钻刀，用来钻圆形的通孔，另外一种叫做铣刀，用来钻槽孔，槽孔在PCB看到的效果如图1-18所示。 图1-18 焊盘编辑器中槽孔示意在ALLEGRO软件中，输出钻孔文件的时候，要特别注意，圆形钻孔的输出与槽孔的输出是不一致的，圆形

答：焊盘设计阻焊的原则如下：Ø 阻焊开窗应该比焊盘大6mil以上；Ø PCB设计的时候贴片焊盘之间、贴片焊盘与插件之间、过孔之间要保留阻焊桥，最小的宽度为4mil；Ø PCB走线、铺铜、器件等到阻焊开窗的距离要6mil以上；Ø 散热焊盘应该做开全窗处理，并在焊盘上打上过孔；Ø 金手指的焊盘的开窗应该做开全窗处理，上端跟金手指上端平齐，下端要超出金手指下面的板边，金手指顶部的开窗与其它走线、铺铜、器件的间距要大于20mil；Ø 我们在Al

答:1)钢网大小应该与焊盘是一样大的；   2）贴片焊盘才会有钢网，插件是不需要做钢网的；   3）为保证足够的锡浆/胶水量及保证焊接质量，常用推荐钢片厚度为： 印胶网为0.18mm-0.2mm, 印锡网为0.1mm-0.15mm；   4）为保证钢网有足够的张力和良好的平整度，通常建议钢片边缘距网框 内侧保留有20～30mm；5）我们在ALLEGRO软件中设计焊盘的钢网，需要用到焊盘编辑器，也就是Pad

常规设计中，方便后期PCB板查看位号，一般采用如下设置，字粗（Photo Width）/字高（Height）/字宽（Width）的比例为：Ø 常规的PCB板卡设计，为：5/30/25mil；Ø PCB板卡密度较小，为：6/45/35mil；Ø PCB板卡密度较大、或者局部过密，为：4/25/20mil。在ALLEGRO软件设计中，只需要更改text字号的大小即可，一般推荐2号字为常规设计，1号字为偏小设计，如图1-29所示。 图1-29  PCB

答：第一，3W原则，在PCB设计中很容易体现，保证走线与走线的中心间距为3倍的线宽即可，如走线的线宽为6mil，那么为了满足3W原则，在ALLEGRO设置线到线的规则为12mil即可，软件中的间距是计算边到边的间距，如图1-38所示. 图1-38  PCB中3W原则示意图第二，20H原则，在PCB设计的时候，为了体现20H原则，我们一般在平面层分割的时候，将电源层比地层内缩1mm就可以了。然后在1mm的内缩带打上屏蔽地过孔，150mil一个，如图1-39所示。 图1

答：过孔，也叫金属化孔。在双面板和多层板中，为连通各层之间的印制导线，在各层需要连通的导线的交汇处钻上一个公共孔，即过孔。过孔的实质呢，其实就是一个通孔的焊盘，有外径和内径，我们可以从图1-48所示的过孔的padstack剖析图来看下，通孔的焊盘在ALLEGRO软件中所包含的元素。 图1-48 通孔焊盘剖析图Regular Pad：规则焊盘，在正片中看到的焊盘，也是基本的焊盘。Thermal Relief：热风焊盘，也叫花焊盘，在负片中有效，设计用于在负片中焊盘与敷铜的接连方式，防止焊

答：孤岛铜皮, Isolated  Shapes,也叫做孤岛，指的是在PCB中孤立、没有与任何地方连接的铜箔。在ALLEGRO软件中，系统会自动统计孤岛铜皮的个数，如图1-49所示，对于PCB板上的孤岛铜皮，一般我们在设计的时候，对于很大块的孤岛铜皮，我们尽量在这个铜皮打上地过孔。让铜皮接地，使整个PCB地连接性更好；而对于面积很小的孤岛铜皮，我们选择删除，点击shape-Delete Island,就可以把整个孤岛铜皮给删除掉，如如1-50所示。孤岛铜皮的存在，主要是会与周

答：在绘制原理图库，会出现一些管脚名称是一样的，一般是电源管脚或者是空管脚，当名称重复的时候，保存原理图库的时候，会弹出如图2-78所示的警告,提示有重复的名称，后面输出ALLEGRO网表的时候，会报错。对于这种情况，我们做如下处理： 图2-78 原理图库管脚名称相同警告示意图Ø 电源管脚名称一致的，我们将电源管脚的属性改为power属性，这样系统就会允许管脚名称是一致的，不会报警告，如图2-79所示； 图2-79 电源管脚属性示意图Ø 

答:orcad产生Cadence ALLEGRO的网表的操作步骤如下；第一步，选择原理图根目录，执行菜单Tools→Creat Netlist，或者是点击菜单栏上的图标，调出产生网表的界面，如图3-68所示； 图3-68 产生网表示意图第二步，弹出的Creat Netlist界面中，选择的是PCB  Editor,产生ALLEGRO的第一方网表，如图3-69所示； 图3-69 ALLEGRO第一方网表参数设置示意图第三步，输入ALLEGRO第一方网表需要注意下面几个