找到 “规则管理器” 相关内容 条
  • 全部
  • 默认排序

大神们好! 看了郑总的2层板视频,根据视频设置了走线规则和过孔规则后在走线或防止过孔时发现尺寸和设置的规则不一致。具体情况如下:过孔 规则设置过孔是10-18mil,放置时使用快捷键P+V或者点击工具栏放置的过孔为28-50mil,而在走线状态下按下“*”键防止的过孔是和规则一致的,如下图:问

答:我们在进行完PCB设计完成,在规则管理器中是有等长数据的,如图6-355所示,这样可以清晰的反馈等长的数据,这样去看是非常直观的。这是在电脑中安装了Allegro软件的情况,如果没有软件,就没办法查看参数了,所以,我们这里讲解一下,如何导出Excel表格的等长数据表,具体操作步骤如下所示:

【Allegro软件PCB设计120问解析】第107问 Allegro软件如何生成等长表格文件呢?

答:正常情况下CM规则管理器中属性较多,有很多列,如果有部分列我们不想显示,则可以隐藏,具体操作的步骤如下所示:第一步,点击Setup-Constraints-Constraint Manager选项,调出规则管理器。然后找到想隐藏的属性列(如Max Length),然后右击点击Hide Column选项,如图5-196所示,即可隐藏此列内容;

【Allegro软件操作实战90问解析】第65问 在CM规则管理器中如何去显示或者隐藏属性呢?

老师,PCB规则及约束管理器的快捷键是啥来着

答:我们使用Allegro软件进行PCB设计,其中的PCB布局布线都可以进行复用,那么它所设置的规则,比如物理规则、间距规则,是否也可以进行复用呢,当然是可以的,具体复用操作的步骤如下所示:第一步,打开已经设置好规则的PCB文件,执行菜单命令Setup-Constraints,在其下拉菜单中选择Constraint Manager,进入到规则管理器中;

【Allegro软件PCB设计120问解析】第115问 Allegro软件设置的规则是否可以复用到另一个PCB文件呢?

答:我们在时序等长时,除了考虑信号线的走线的长度以外,在高速设计领域里还需要考虑封装本身的引脚长度。所谓封装引脚长度,指的就是元器件封装内部的引脚长度,这个长度一般芯片的厂家会提供这数据,我们要做的就是将数据导入到规则管理器中,与等长一起处理,具体的操作步骤如下:

【Allegro软件PCB设计120问解析】第25问 Allegro软件如何导入封装本身的引脚长度信息呢?

答:PCB设计中有一些信号组需要进行等长处理,以保证组内信号时序要求。第一步,点击Setup-Constraints-Constraint Manager选项,调出规则管理器,如图6-269所示;

【Allegro软件PCB设计120问解析】第82问 在Allegro软件做等长设计时候,如何让等长进度条跟随蛇形线移动呢?

AD画板,要设置哪些规置

答:在第5.35问中,我们讲述了直接添加的办法去添加相对传输延迟的等长规则。这一问呢,我们讲述一下如何使用模型添加法去添加相对传输延迟的等长规则,具体的操作步骤如下所示:第一步,打开规则管理器,执行菜单命令Setup-Constraints,在下拉菜单中选择Constraint Manager,如图5-99所示,进入到规则管理器中;

【Allegro软件操作实战90问解析】第36问 如何使用模型添加法设置相对传输延迟的等长规则呢?

在走线的时候 突然遇到区域规则 线距变了 调整后一推线 他有变了怎么解决呀