- 全部
- 默认排序
大神们好! 看了郑总的2层板视频,根据视频设置了走线规则和过孔规则后在走线或防止过孔时发现尺寸和设置的规则不一致。具体情况如下:过孔 规则设置过孔是10-18mil,放置时使用快捷键P+V或者点击工具栏放置的过孔为28-50mil,而在走线状态下按下“*”键防止的过孔是和规则一致的,如下图:问
答:我们在进行完PCB设计完成,在规则管理器中是有等长数据的,如图6-355所示,这样可以清晰的反馈等长的数据,这样去看是非常直观的。这是在电脑中安装了Allegro软件的情况,如果没有软件,就没办法查看参数了,所以,我们这里讲解一下,如何导出Excel表格的等长数据表,具体操作步骤如下所示:
答:正常情况下CM规则管理器中属性较多,有很多列,如果有部分列我们不想显示,则可以隐藏,具体操作的步骤如下所示:第一步,点击Setup-Constraints-Constraint Manager选项,调出规则管理器。然后找到想隐藏的属性列(如Max Length),然后右击点击Hide Column选项,如图5-196所示,即可隐藏此列内容;
答:我们使用Allegro软件进行PCB设计,其中的PCB布局布线都可以进行复用,那么它所设置的规则,比如物理规则、间距规则,是否也可以进行复用呢,当然是可以的,具体复用操作的步骤如下所示:第一步,打开已经设置好规则的PCB文件,执行菜单命令Setup-Constraints,在其下拉菜单中选择Constraint Manager,进入到规则管理器中;
答:我们在时序等长时,除了考虑信号线的走线的长度以外,在高速设计领域里还需要考虑封装本身的引脚长度。所谓封装引脚长度,指的就是元器件封装内部的引脚长度,这个长度一般芯片的厂家会提供这数据,我们要做的就是将数据导入到规则管理器中,与等长一起处理,具体的操作步骤如下:
答:PCB设计中有一些信号组需要进行等长处理,以保证组内信号时序要求。第一步,点击Setup-Constraints-Constraint Manager选项,调出规则管理器,如图6-269所示;
答:在第5.35问中,我们讲述了直接添加的办法去添加相对传输延迟的等长规则。这一问呢,我们讲述一下如何使用模型添加法去添加相对传输延迟的等长规则,具体的操作步骤如下所示:第一步,打开规则管理器,执行菜单命令Setup-Constraints,在下拉菜单中选择Constraint Manager,如图5-99所示,进入到规则管理器中;
全站最新内容推荐
- 1【工程师必备】一键开关机电路的参数计算方法(上-下集)
- 2【工程师必备】芯片的驱动能力不足会导致什么问题?用电源内阻详细讲解一下
- 3【工程师必备】稳压二极管为什么要加限流电阻?限流电阻应该怎么取值
- 4【工程师必备】稳压二极管的基本应用
- 5【工程师必备】为什么同相放大电路要加一个下拉电阻或上拉电阻
- 6PCB板上的丝印字符莫名其妙没了?
- 790天全能特训班22期-曾定宏-Allegro-第三次作业 RJ45网口模块的PCB设计
- 8低功耗段码液晶显示驱动,VKL144A/B TSSOP48/QFP48L-LCD驱动原厂技术支持
- 9小米汽车怎么样,小米汽车值得买吗?
- 10具有35dB 动态范围的LTC5597DICE、LTC5596DICE对数线性 RMS 功率检波器(诶波射频)