电源完整性PI怎么仿真？PDN阻抗、去耦电容、目标阻抗怎么设计？PCB仿真面试-凡亿面试

一句话答案

电源完整性（PI）保证电源电压在负载变化时稳定，核心是 PDN（电源分配网络）阻抗低于目标阻抗；目标阻抗 Ztarget = (Vdd×ripple%) / Itransient；去耦电容分三级：大电容（10~100μF，低频）、中电容（0.1~1μF，中频）、小电容（0.01~0.1μF，高频），靠近芯片电源脚放置；PI 仿真看 PDN 阻抗曲线（Z vs f），确保全频段低于目标阻抗。

本文概述

PI 是高速 PCB 设计重要部分，面试常考：目标阻抗、去耦电容、PDN、仿真方法。回答要给公式和设计方法。

核心要点

PI 目标：电源电压纹波在允许范围内（通常 ±5% 或 ±3%），瞬态响应快
目标阻抗 Ztarget = (Vdd × 允许纹波) / 最大瞬态电流，全频段 PDN 阻抗要低于它
PDN 组成：VRM（电源模块）→ 板级电容 → 封装电容 → 芯片电容 → 硅片电容
去耦电容三级：大电容（低频 bulk）、中电容（0.1μF）、小电容（高频 0.01μF/nF）
PI 仿真：提取 PDN 阻抗（Z 参数），看阻抗曲线，优化电容数量/值/位置

PCB 电源完整性仿真，PDN 阻抗曲线，去耦电容布局，电源层和地层，目标阻抗

面试官：什么是目标阻抗？去耦电容怎么选？PI 仿真看什么？

面试官考察点

PI 基础题。面试官看你是否理解电源完整性。重点听：目标阻抗、去耦电容、PDN、仿真。

回答思路

讲 PI 概念，目标阻抗计算，PDN 组成，去耦电容选择，仿真方法。

参考回答

电源完整性（PI）概念。

PI 研究电源从 VRM 到芯片的传输过程，保证芯片电源引脚电压稳定；
负载电流瞬态变化时（芯片从休眠到全速），PDN 阻抗会产生电压跌落 ΔV = Z × ΔI；
目标：ΔV 在允许范围内（通常 Vdd 的 ±3~5%）；
PI 和 SI 相关：电源噪声会耦合到信号（参考平面噪声），影响信号完整性。

目标阻抗（Target Impedance）。

Ztarget = (Vdd × ripple%) / Itransient
例：Vdd=1V, ripple=5%, Itransient=10A
Ztarget = (1 × 0.05) / 10 = 0.005Ω = 5mΩ
要求：DC~GHz 全频段 PDN 阻抗 < 5mΩ

目标阻抗是 PI 设计的核心指标，越低要求越高；
瞬态电流越大、电压越低、纹波要求越高，目标阻抗越低；
高端 FPGA/CPU 目标阻抗可低至 0.5~1mΩ；
设计时要确保全频段（DC~几百 MHz）都低于目标阻抗。

PDN（电源分配网络）组成。

层级	元件	有效频段	作用
VRM	电源模块（Buck/LDO）	DC~几百 kHz	提供直流电源，低频响应
板级大电容	10~100μF 电解/钽/聚合物	kHz~MHz	中低频储能，VRM 响应前供电
板级去耦电容	0.1~1μF 陶瓷	MHz~几十 MHz	中频去耦，IC 瞬态电流
高频小电容	0.01μF~nF 陶瓷	几十~几百 MHz	高频去耦，靠近电源脚
封装电容	封装内电容	几百 MHz~GHz	封装级去耦
硅片电容	芯片内去耦	GHz+	最高频，芯片内部