扫码关注
本文概述
多路电源的上电时序（Power Sequence）和电压监控是硬件设计中容易被忽视、却在量产和调试里最常出问题的一环。面试官想听的是：你懂不懂哪些芯片对上电顺序有硬性要求、用哪些手段实现时序、如何做欠压/过压监控并给出系统级保护。本文从“先看数据手册确认时序要求”讲起，对比专用电源时序器、使能引脚级联、RC延时与负载开关等实现方式，再讲电压监控与复位输出、看门狗配合，最后强调所有时序参数都来自芯片规格书而非固定经验值。
核心要点
上电时序的本质是满足各芯片数据手册的电源轨要求，先查手册再谈实现，不套通用顺序
典型约束：FPGA/CPU核压先于IO、DDR先VDD再VTT/VREF、模拟数字电源先后等，以规格书为准
实现手段对比：专用电源时序控制器、使能引脚级联（PG信号）、RC延时、负载开关/监控芯片
电压监控：阈值比较器/监控IC产生欠压复位、上电复位，可接看门狗或直接复位主控
监控芯片有阈值档位与精度，阈值电压、复位延时需按被监控轨的实际容差选择
软硬件协同：监控输出可接GPIO中断、或直接复位，关键是失效时系统能安全收尾
面试官考察点
考察点拆解
这道题考察的是系统级电源设计思维。面试官会看你是否知道“为什么有时序要求”——比如FPGA、DDR、某些转换器/ADC对供电轨的顺序或斜率有硬性要求；是否掌握几种实现上电时序的工程手段并清楚各自的成本、复杂度和可靠性；以及是否把“电压监控+复位+看门狗”当成系统完整性的一部分，而不是只会上电就完事。
追问方向通常是：你怎么知道每路该谁先谁后、PG信号怎么用、监控芯片怎么选型、掉电时序要不要管、如何实测验证时序。
回答思路
答题主线
建议按“先看手册定要求 → 选实现手段 → 加监控与保护 → 实测验证”来答，展现你的设计是建立在规格书和实测之上，而不是背一个万能顺序。
先讲怎么定时序：每个电源轨先查对应芯片手册的Power-Up/Down Sequence与斜坡要求，确定谁先谁后、间隔多少。
再讲实现手段：对比硬件级联（使能+PG）、专用时序器、RC延时，说明各自适用场景与可靠性差异。
加电压监控：用监控IC/比较器做欠压检测、产生复位，说明阈值选择与延时。
收尾到验证：示波器多通道实测上电顺序、掉电行为，确认满足手册窗口。
参考回答
我会先把“上电时序”还原成“满足器件规格书要求”这件事来答。
第一步，先查手册确定时序要求，不猜顺序。哪些芯片需要时序约束，必须在原理图阶段就翻数据手册确认。举例：
FPGA/CPLD通常要求核电压先于IO电压，或要求同时上电，违反会导致IO状态不确定甚至闩锁风险；
DDR存储器一般要求VDD先上、再上VDDQ，VTT和VREF要跟随或后上，具体看内存颗粒手册；
一些ADC/转换器和SoC会明确给出上电顺序或允许同时上电，需要逐条核对。
这些约束是硬前提，我只会以对应芯片的数据手册为准，不会套一个固定顺序。
第二步，选实现手段。常见四种：
使能引脚级联：用前级电源的Power Good（PG）信号去使能后级电源的EN引脚，天然按“上电完成→启动下一路”的顺序，可靠性高、成本低，是最常用的做法；
专用电源时序器/监控器：一颗芯片管理多路使能顺序和监控，支持配置时序与阈值，适合复杂系统，成本略高；
RC延时：用RC给EN脚做延时，简单但精度差、受温度和批次影响，只适合对时序不敏感的低要求场合；
负载开关+监控：用带使能的负载开关逐路供电，并配合监控芯片做开合控制。
我会优先用PG级联，因为它简单可靠，且天然利用了电源自身“达到阈值”的信号，不依赖RC精度。
第三步，做电压监控与保护。每路电源我都会评估是否加欠压监控：用电压监控IC（如带固定阈值的复位IC）或比较器检测输出是否达到最低工作电压，低于阈值输出复位信号。复位信号可以接主控的复位脚、看门狗，或作为中断给固件做安全处理。阈值要按被监控轨的实际允许容差选择，比如某轨要求3.0~3.6V，监控阈值就应设在低于3.0V但留有噪声裕量的位置。监控IC的阈值档位和精度要看手册，不凭印象选。
第四步，实测验证。我用示波器多通道同时测几路电源的上升沿，确认先后顺序、间隔和斜坡都在手册窗口内；同时测掉电过程，因为有些芯片对掉电顺序也有要求。发现问题就回查使能逻辑和PG信号，而不是只调RC。
