扫码关注
ADC采样前端滤波的核心目的有两个：抗混叠和抑制噪声。设计思路是先确定信号带宽和采样率，再选定滤波结构，最后计算参数并验证。常用结构有一阶RC无源滤波、运放加RC的有源滤波、二阶Sallen-Key低通滤波等。截止频率一般取信号最高频率的3到5倍，同时要低于奈奎斯特频率。RC阻值的选择还要考虑ADC采样电容的建立时间要求，一般建议RC时间常数不大于采样时间的1/10。源阻抗较大时需要加运放缓冲，运放选型关注带宽、压摆率、失调电压和噪声密度。
抗混叠是ADC前端滤波的首要目的，把高于奈奎斯特频率的成分滤除
截止频率设定原则：高于信号带宽、远低于奈奎斯特频率，一般取信号带宽的3到5倍
RC滤波不仅考虑截止频率，还要考虑ADC采样建立时间够不够
源阻抗大或采样率高时，加运放跟随器做阻抗变换和驱动
滤波阶数不是越高越好，要在抑制效果和相位延迟、成本之间权衡
一、面试题
面试官问："ADC采样前端的滤波网络一般怎么设计？选RC还是有源滤波？参数怎么定？"
二、面试官考察点
考察方向
第一，是否理解采样定理和混叠的概念，知道滤波的真正目的；第二，是否能从信号特性和ADC参数出发推导滤波参数，而不是凭经验拍脑袋；第三，是否知道RC滤波和ADC采样建立时间的关系，这是很多人容易忽略的点；第四，运放选型的考虑因素，能否讲出带宽、噪声、失调之间的权衡。
三、回答思路
1. 设计流程（先给整体框架）
2. 第一步：明确输入信号和ADC参数
设计滤波网络之前，先要拿到几个关键参数：
信号侧参数
信号最高频率：决定了通带要求
信号幅度范围：影响运放和ADC选型
信号源阻抗：决定是否需要缓冲
噪声频谱：知道干扰在哪个频段
ADC侧参数
采样率：决定奈奎斯特频率
采样电容大小：影响建立时间
采样时间宽度：决定RC上限
分辨率位数：影响精度要求
3. 第二步：选择滤波结构
常见的ADC前端滤波结构有三种，适用场景不同：
| 滤波结构 | 优点 | 缺点 | 适用场景 |
|---|---|---|---|
| 一阶RC低通 | 结构最简单，成本最低，不引入额外噪声 | 滚降只有20dB每十倍频，抑制能力有限 | 采样率比较高、信号干净、成本敏感的场合 |
| 运放+RC（一阶有源） | 有缓冲作用，输出阻抗低，建立时间有保障 | 运放引入噪声和失调，需要供电 | 源阻抗较大、采样率中等、对精度有一定要求 |
| 二阶Sallen-Key | 滚降40dB每十倍频，抑制效果好 | 需要两个电阻两个电容加运放，参数调试稍复杂 | 有较强高频干扰需要抑制、对混叠要求严格 |
| 多路复用+缓冲 | 多通道共享ADC时配合使用 | 多路切换时建立时间要求更严 | 多通道采集系统，通道切换后稳定时间要够 |
4. 第三步：参数计算
截止频率计算：一阶RC的截止频率公式是f等于1除以（2π乘RC）。具体取值要满足两个条件：
条件一：满足抗混叠
截止频率要远低于奈奎斯特频率（采样率的一半），留出足够的过渡带。比如采样率100kHz，奈奎斯特频率50kHz，截止频率取10kHz左右，一阶RC在50kHz处大约有14dB的衰减。
条件二：满足建立时间
ADC采样时，采样电容需要在采样时间内充电到接近输入电压值。RC时间常数要远小于采样时间，一般建议小于采样时间的1/10，这样建立误差可以做到0.5个LSB以内。
5. 第四步：运放选型要点
如果前端信号源阻抗比较大，或者RC电阻比较大，就需要加运放做缓冲。运放选型关注几个参数：
交流参数
单位增益带宽：至少是信号带宽的5到10倍
压摆率：要满足满幅信号最快变化率的要求
相位裕量：作为跟随器使用时要稳定
直流和噪声参数
输入失调电压：决定直流精度，越小越好
输入噪声密度：关注低频1/f噪声和高频白噪声
偏置电流：和源阻抗相乘产生额外失调
具体选型还要看ADC的分辨率。12位ADC一般的精密运放就够用，16位以上可能需要选低噪声的精密运放，同时注意PCB布局降低耦合干扰。
6. 第五步：PCB布局注意事项
ADC前端是敏感电路，布局质量直接影响实际效果。几个关键要点：
滤波电容的接地端要就近接ADC的模拟地引脚，形成最短回流
模拟地和数字地在ADC下方单点连接，或者用分割地配合磁珠连接
ADC参考电压的去耦电容要紧挨着参考引脚，用0.1微法陶瓷电容
数字信号线不要从ADC模拟部分下方穿过，避免耦合干扰
输入走线尽量短，走差分对时保持等长和对称
四、面试官追问（5个）
追问1：RC滤波电阻大好还是小好？
电阻大的好处是同样截止频率下电容可以小一些，成本低。缺点是输出阻抗高，ADC采样时建立时间长，容易引入误差。所以要在电容大小和建立时间之间权衡，一般几千欧比较常见。
追问2：采样电容的建立时间怎么估算？
RC充电是指数曲线，每经过一个RC时间常数，误差缩小到原来的约37%。要达到12位精度（误差小于1/4096），大约需要8.3个时间常数。16位精度需要约11个时间常数。用采样时间除以这个倍数就是允许的最大RC值。
追问3：为什么有的ADC前端加两级RC？
两级RC可以得到更好的高频抑制效果，相当于二阶无源滤波。中间一般加一个运放做隔离，防止两级之间互相影响。也有不加运放的两级RC，但设计时要考虑前后级的负载效应。
追问4：差分ADC的前端滤波怎么设计？
差分ADC的两个输入端都要加滤波，而且两边的RC参数要对称，否则会引入共模转差模的误差。差分对走线要等长等距，两个滤波电容的地接在一起再单点接地。
追问5：滤波电容选什么类型？
高频滤波选陶瓷电容，X7R材质比较常用，温度特性适中。容量精度一般不需要很高，10%到20%都可以接受，因为RC的截止频率本来就是估算值。注意不要用电解电容做高频滤波，ESR太大。
五、失分表达
"截止频率取采样率的一半就行" —— 不对，截止频率处衰减只有3dB，混叠抑制远远不够
"RC值越大滤波效果越好" —— 忽略了ADC采样建立时间的限制，RC太大充不满电反而引入误差
"运放带宽越高越好" —— 带宽太高的运放噪声也大，还可能不稳定，够用就行
"12位ADC用普通运放就够了" —— 要看具体场景，如果是小信号高增益，普通运放的失调和噪声可能不够
"滤波阶数越高越好" —— 阶数越高相位延迟越大，成本也越高，根据实际需要选择
六、准备动作
复习采样定理和混叠原理，理解为什么叫"抗混叠滤波"
掌握一阶RC低通的截止频率公式和衰减特性，能口算个大概
理解ADC采样保持的工作原理，知道采样电容和建立时间的关系
了解运放作为跟随器使用时的选型要点（带宽、噪声、失调、压摆率）
准备一个实际项目中的ADC前端电路，讲清楚设计思路和调试过程
七、核心关键词
ADC前端滤波、抗混叠滤波、RC低通滤波、奈奎斯特频率、采样保持、建立时间、运放跟随器、Sallen-Key、输入失调电压、噪声密度、压摆率、采样电容、模拟地数字地
