扫码关注
本文概述
DMA是STM32面试中几乎必问的知识点，考察候选人对MCU底层架构和数据传输机制的理解深度。本文从DMA的核心原理出发，系统梳理DMA控制器的架构（DMA1/DMA2、通道/数据流、仲裁机制），对比普通模式、循环模式、增量模式、双缓冲模式的适用场景，深入讲解FIFO与突发传输的性能优化方法，并结合UART、ADC、SPI等常用外设的DMA配置实例，给出面试中清晰的回答框架和容易踩坑的注意事项。
核心要点速览
一、面试题
请简述STM32中DMA的工作原理，DMA有哪些传输模式和传输方向？循环模式和普通模式各适用于什么场景？配置DMA传输的一般步骤是什么？在使用DMA时需要注意哪些常见问题？
二、面试官考察点
是否真正理解DMA的工作机制和对系统性能的提升原理
是否熟悉STM32 DMA控制器的架构（通道、数据流、仲裁）
是否掌握不同传输模式的区别和选型依据
是否有实际项目中DMA配置和调试的经验
是否理解Cache一致性、内存对齐等进阶问题
三、回答思路
1. DMA基本原理
DMA（Direct Memory Access，直接存储器访问）是一种硬件机制，允许外设与内存之间、或者内存与内存之间直接进行数据传输，而不需要CPU逐字节地搬运数据。
其核心原理是：DMA控制器在收到传输请求后，从CPU手中接管系统总线控制权，按照预设的源地址、目的地址和传输长度，自动完成数据搬运。传输过程中CPU可以执行其他任务，实现计算与数据传输的并行处理。传输完成后，DMA释放总线并通过中断通知CPU。
DMA最大的价值在于释放CPU算力。例如使用DMA搬运1000字节数据，CPU只需花十几个周期配置DMA，然后去做算法运算；如果用CPU搬运，可能需要花费几千个周期。对于数据密集型应用（如音频、显示屏、ADC采样），DMA是性能优化的关键。
2. STM32 DMA架构
不同系列的STM32 DMA控制器有所不同：
| 系列 | DMA控制器 | 通道/数据流数 | 特点 |
|---|---|---|---|
| STM32 F1 | DMA1 + DMA2 | 7通道 + 5通道 | 固定通道映射，无FIFO |
| STM32 F4 | DMA1 + DMA2 | 各8个数据流 | DMA请求映射、FIFO、突发传输 |
| STM32 H7 | MDMA + BDMA + DMA1/2 | 多个独立DMA | 高性能，支持链表模式 |
以F4系列为例，每个DMA控制器有8个数据流（stream），每个数据流可以有最多8个通道（channel）可选，通过DMA请求映射灵活配置。这比F1系列的固定通道映射灵活得多。
3. 传输方向与模式
外设 → 内存
最常用方向，如UART接收、ADC采样、SPI接收。外设产生DMA请求，DMA从外设数据寄存器读数据写入内存。
内存 → 外设
如UART发送、SPI发送、DAC输出。DMA从内存读取数据写入外设数据寄存器。
内存 → 内存
数据块拷贝，如缓冲区搬移。仅DMA2支持（F1系列），无需外设触发，软件启动。
外设 → 外设
较少用，如定时器触发ADC采样再通过DMA搬运到其他外设。
4. 关键传输模式对比
| 模式 | 特点 | 传输完成后 | 适用场景 |
|---|---|---|---|
| 普通模式 | 传输指定数据量后停止 | 通道关闭，需软件重新配置 | 单次数据传输、固定长度数据块 |
| 循环模式 | 自动重载计数器，连续传输 | 自动开始下一轮 | 连续数据流：ADC采样、音频、LED矩阵 |
| 增量模式 | 地址自动递增 | 指针移动到下一个位置 | 数组/缓冲区传输（内存端通常开启） |
| 双缓冲模式 | 两个内存地址切换 | 传输完成后切到另一缓冲区 | 一边接收一边处理：UART接收、音频处理 |
双缓冲模式（F4系列也叫Memory-to-Memory双缓冲）是循环模式的增强版，有两个内存缓冲区。当DMA在往Buffer A写数据时，CPU可以处理Buffer B的数据，处理完成后再交换。这种"乒乓操作"在音频处理、通信接收等场景中非常重要，能避免数据被覆盖。
5. FIFO与突发传输
F4及更高系列的DMA配有FIFO（先进先出缓冲区，通常4个字深度）和突发传输功能，这是性能优化的重要手段：
FIFO的作用：作为数据缓冲，减少DMA访问总线的次数。数据先攒到一定量（如4个字节）再一次性传输
突发传输（Burst）：一次总线请求传输4个/8个/16个数据，而不是1个。减少总线仲裁和地址相位开销
性能提升：使用4拍突发+FIFO，总线效率可提升2-3倍，同时降低总线占用率和功耗
对齐要求：突发传输要求内存地址和外设地址对齐到相应边界（如4拍突发需4字节对齐）
6. DMA配置一般步骤
配置DMA通常包括以下步骤（以HAL库为例）：
使能DMA时钟：__HAL_RCC_DMA1_CLK_ENABLE()
配置DMA句柄：设置方向、数据宽度、模式（普通/循环）、优先级
关联外设与DMA：将DMA句柄与外设句柄关联，如hdma_usart1_rx
设置源地址和目的地址：外设数据寄存器地址和内存缓冲区地址
设置传输数据量：传输字节数/半字数/字数
配置中断（可选）：传输完成中断、半传输中断、错误中断
启动传输：HAL_UART_Receive_DMA() 等函数启动
7. 常见问题与注意事项
缓冲区生存期：DMA传输期间，内存缓冲区不能被释放或出栈，否则会导致数据损坏或HardFault。因此DMA缓冲区通常定义为全局变量或静态变量
Cache一致性：在带Cache的MCU（如F7/H7）上，DMA访问的内存区域需保证Cache一致性。发送前需Clean Cache，接收后需Invalidate Cache，或者将DMA缓冲区放在不可Cache的内存区域
内存对齐：使用字（Word）传输时，缓冲区地址需4字节对齐；半字传输需2字节对齐。使用__attribute__((aligned(4)))声明
外设与DMA的同步：确保外设使能时DMA已配置完成，避免丢失第一个数据
四、追问（4个）
追问1：DMA的仲裁机制是怎样的？如果多个通道同时请求怎么办？
DMA仲裁分两级：第一级是软件设置的优先级（4级：最高、高、中、低），优先级高的先服务；第二级是硬件优先级，软件优先级相同时，通道/数据流编号小的优先级高。此外，还有循环仲裁（Round Robin）模式，同级通道轮流服务，防止某一通道长期占用总线。F4系列还支持FIFO阈值中断，可在FIFO满到一定程度时触发传输。
追问2：DMA传输期间CPU能访问内存吗？会不会冲突？
可以访问，但需要总线仲裁。STM32内部有多条总线矩阵（Bus Matrix），DMA和CPU可以并行访问不同的内存区域。比如DMA1访问SRAM1，CPU访问SRAM2，两者并行不冲突。但如果访问同一个内存区域，则需要仲裁，可能会有等待周期。这也是为什么某些高性能MCU会将SRAM分成多个块的原因之一——增加并发访问能力。
追问3：如何用DMA实现UART的不定长数据接收？
常用方法是DMA循环模式+空闲中断（IDLE）。配置DMA为循环模式接收，缓冲区设得足够大。当UART检测到一帧数据接收完后的空闲状态时，触发IDLE中断。在中断里计算已接收的数据量（总长度 - DMA剩余计数NDTR），然后处理数据。这种方法的优势是CPU不需要轮询，也不需要每个字节中断，效率很高。HAL库中可以用HAL_UARTEx_ReceiveToIdle_DMA()函数实现。
追问4：DMA传输错误有哪些原因？怎么处理？
DMA传输错误的常见原因：① 传输错误（Transfer Error）：源地址或目的地址访问非法内存区域；② FIFO错误：FIFO下溢或上溢，通常是外设数据速率和DMA速率不匹配；③ 直接模式错误。处理方法：在DMA错误中断中记录错误类型，复位DMA通道，检查地址配置是否正确，检查缓冲区是否越界，调整FIFO阈值或数据流优先级。生产环境中需要有看门狗机制确保异常时能恢复。
五、失分表达
"DMA就是不用CPU搬数据，所有场景都用DMA更好" — 不对。小数据量（如几十个字节）用DMA的配置开销可能超过CPU直接搬运的成本。DMA适合大数据量、连续传输的场景。
"循环模式就是一直传，停不下来" — 可以通过清除EN位或软件复位来停止。循环模式只是传输完成后自动重新加载计数值，是否停止完全由软件控制。
"内存到内存传输所有DMA都支持" — F1系列只有DMA2支持内存到内存传输，DMA1不支持。F4/H7系列两个DMA都支持。
六、准备动作
熟悉STM32对应系列的DMA架构（通道/数据流数量、请求映射方式）
掌握HAL库和LL库的DMA配置方法，能手写配置代码
准备一个DMA+UART空闲接收的实际项目案例，说明实现思路和遇到的问题
理解Cache一致性问题，知道在F7/H7上怎么处理DMA缓冲区
了解DMA链表模式（H7系列MDMA）的工作原理和优势
七、核心关键词
DMA控制器、直接存储器访问、传输方向、循环模式、双缓冲、乒乓操作、FIFO、突发传输、总线矩阵、仲裁机制、空闲中断、NDTR、Cache一致性、内存对齐、HAL_UART_Receive_DMA
