单片机多路电源去耦电容怎么选值和布局？单片机工程师面试题-凡亿面试

分类：单片机工程师面试经验级别：中级难度：★★★☆题型：电源完整性

本文概述

单片机多路电源去耦电容的选择原则是"按频段分工、大中小搭配、就近摆放"。每个电源引脚至少放一个0.1微法的陶瓷电容，大容量钽电容或电解电容放电源入口处。电容引脚到电源引脚的走线长度建议控制在5毫米以内，过孔数量尽量少。常规单片机系统中，0.1微法电容主要滤除10MHz到100MHz的噪声，10微法电容覆盖100kHz到10MHz频段。

核心要点速览

每个电源引脚配一个0.1μF陶瓷电容，是最基本的要求
大电容（10μF以上）放电源入口，覆盖低频段
电容摆放要离电源引脚越近越好，走线越短越好
模拟电源和数字电源的去耦要分开，不能混在一起
过孔要打在电容焊盘旁边，不要从电容引脚走长线再打过孔

面试题

单片机有好几路电源（比如内核电源、IO电源、模拟电源），去耦电容怎么选值和布局？

面试官考察点

80%

基础概念

是否理解去耦电容的作用原理和不同容值的频段分工

60%

布局经验

有没有实际布局经验，知道电容放在哪里、怎么走线

40%

进阶理解

是否理解安装电感、谐振频率、电容类型差异等深层问题

回答思路

第一：先讲电容怎么选值

去耦电容不是一个电容搞定全频段，而是不同容值的电容搭配，各管一段频率。小容量的陶瓷电容（比如0.1微法）等效串联电感小，自谐振频率高，管高频段，一般在10MHz到100MHz范围效果最好。大容量的电容（比如10微法的钽电容或者陶瓷电容）管中低频段，大概几百千赫到几兆赫。更大的电解电容管最低的频段。

单片机系统最基本的配置是：每个电源引脚旁边放一个0.1微法的0402或0603封装的陶瓷电容，材质选X7R，温度特性比较稳定。然后在电源输入的位置放一到两个10微法以上的大容量电容，给整个板子的电源提供储能。如果是高精度的ADC或者模拟电路，模拟电源部分还要再加更小容量的电容（比如1纳法或者100皮法），滤除更高频率的噪声。

第二：布局怎么放

去耦电容的布局原则就一个字：近。电容要尽量靠近芯片的电源引脚，走线越短越好。为什么要近？因为走线有寄生电感，每毫米走线大约有1纳亨左右的电感，电感大了之后，去耦电容在高频段的效果就会下降。一般要求电容引脚到电源引脚的走线长度控制在5毫米以内。

还有一个细节：过孔的位置。电容的两个引脚要各自打过孔连接到电源平面和地平面，过孔要尽量靠近电容焊盘，不要从电容引脚走一截线再打过孔。过孔本身也有寄生电感，大概每个过孔零点几纳亨到1纳亨，虽然不大，但高频段也是要考虑的。

第三：多路电源要注意什么

单片机通常有多个电源域，比如内核电源、IO电源、模拟电源，有的还有PLL电源。这些电源的去耦要分开处理：

模拟电源的去耦要特别注意，因为模拟电路对噪声敏感。模拟电源的去耦电容要放在模拟电源引脚旁边，模拟地和数字地在单点连接，不要让数字地的大电流流过模拟地。有的单片机模拟电源和数字电源是分开供电的，中间还会加磁珠或者铁氧体磁珠做隔离，这个磁珠要放在靠近模拟侧的位置，后面接模拟电源的去耦电容。

PLL电源对噪声更敏感，通常会用专门的滤波电路，比如RC滤波或者LC滤波，再加去耦电容。布局时要远离高速信号线和大电流回路。

IO电源的去耦电容数量要足够，因为IO翻转时电流变化大，需要就近提供电荷。如果IO引脚很多、同时翻转率高，就要多放几个去耦电容。

适用条件说明

以上建议适用于常规单片机系统（如Cortex-M系列、51系列、PIC等），工作频率在几十兆赫兹范围，FR-4板材双层或四层板，1盎司铜厚的常规设计。如果是几百兆赫兹的高性能MCU或者带DDR的应用处理器，电源完整性要求更高，就要考虑目标阻抗、平面谐振、去耦电容数量优化这些更深入的内容。如果是模拟精度要求很高的场合（比如24位ADC），模拟电源滤波还要更精细，可能用到多级LC滤波。