No data
写文章
发视频
提问题
传文档
电子设计讲堂 专家精讲课程 知识传授指导
前沿电子资讯 电子技术干货 经验知识总结
设计问答汇总 在线答疑解惑 达人倾囊相授
专业行业文档 知识类目清晰 要点一键下载
阻抗计算神器 多层板阻抗 凡亿层压结构
PCB设计指南 EDA设计指南 封装设计指南
Symbol下载 PCB封装下载 3D模型下载
快速打孔设置 器件快速聚拢 一键检查跨分割
凡亿ADSkill工具 敷铜脚本插件 快速添加差分
技术题库汇总 如何谈薪资 常见面试技巧
优质电子公司 专业人才简历 高薪一键触达
凡亿教育是凡亿旗下专注于电子工程师人才培养与工程实践教育的专业品牌,致力于打造“电子工程师梦工厂”,构建以工程实践能力和就业发展为导向的电子设计人才培养平台。依托凡亿集团在电子产品研发、硬件设计、PCB设计、信号完整性分析、PCB制造及电子产业服务等领域长期积累的产业经验,凡亿教育将企业真实研发流程、工程标准和项目经验融入人才培养体系,帮助学习者从知识学习走向工程实践。
这个方法一般用于从其它原理图里面保存需要的原理图封装文件,这样就省了自己去绘制的过程,会节省很多的时间。
第一步:在原理图界面,执行菜单命令“设计--生成原理图库”。如图1所示。
图1
第二步:点击完成以后,会重新生成一个SCH Library。弹出如下对话框,如图2所示。点击确定即可。
图2
电源输入打孔要打在滤波电容的前面,输出要打在滤波电容的后面2.电源输出可以在加宽一下铜皮宽度,满足载流3.此处走线可以在优化一下4.电容封装尺寸错误,后期自己修改一下5.焊盘出线不规范,焊盘中心出线至外部才能拐线处理,避免生产出现虚焊6.注
在电子工程设计中,原理图是电路设计的基础,它以图形方式展示了各个电子元器件是如何连接在一起的,在原理图中,每个元器件都被表示为一个图标,而这些图标的旁边通常会显示名称和值。然而有时候要显示或隐藏这些元器件的Value值,该如何做?1、SCH
注意差分出线要尽量耦合,对内需要再优化一下2.跨接器件旁要多打地过孔,间距最少要满足1.5mm,建议2mm,有器件的地方可以不满足3.此处差分需要优化一下,可以打孔从底层走线4.模拟信号走线需要加粗处理5.反馈信号需要从输出电容后面打孔,走
1.485需要走内差分,此处需要优化一下2.模拟信号需要单根包地,走线加粗,并且模拟信号下面不要有其他信号的走线3.差分对对内等长误差5mil4.百兆网口需要添加100oh的 class5.网口除差分信号外,其他信号都需要加粗到20mil6
Altium Designer走差分线出现网格是什么原因?答:如图1所示,在AD软件中走差分线出现网格主要是差分线的未耦合长度没有满足差分规则所导致的,未耦合长度指的是差分线中不满足差分间距的长度。图 1 差分走线出现网格走线当出现这种错误
深度武装自己的大脑,为EDA设计事业贡献力量,乐于助人,想要多学习电子设计技术的可以关注我~
发文章
【朱有鹏】公开课--并非你想象中的ARM裸机
【朱有鹏】公开课--ARM裸机和C语言高级的总结以及uboot系统移植部分的展望
《通信电子线路》第一节通信系统导论
Altium designer 19缝合地过孔的添加
layout设计6层叠层阻抗计算速成实战视频课程
电子设计:MCU程序的分布式运行
2023-08-21 16:30:02
2023-08-26 13:52:07
2023-08-26 13:52:41
2023-08-26 13:52:59
2023-08-27 22:52:59
2023-08-30 15:55:42
2026-03-12 16:21:58
2026-10-21 22:22:33
2026-10-29 23:06:53
2026-10-29 23:06:40
2026-10-29 23:06:27
2026-10-29 23:06:12
2026-10-29 23:05:59
我要投稿
技术文章
视频教程
百问百答
下载APP
在线客服