扫码关注
射频开关关断了，信号为何仍会漏过去？
控制电平只能选择导通状态，无法让关断路径变成无限阻抗；高频信号仍会沿寄生通道耦合
射频开关的关断端并不是理想开路。芯片结电容、封装、焊盘、相邻走线和公共端口都会形成泄漏路径，因此隔离度会随频率、端口状态、终端和偏置改变。看到关断端有信号，先用隔离指标判断是否正常。
控制逻辑已经把SPDT切到RF1，RF2端仍能测到小幅信号。低频时很弱，高频逐渐变大，换控制代码也没有消失。若用数字开关的直觉理解，很容易把它判成器件没有完全关断。
射频开关的“关断”代表有限隔离，不代表电气断开。数据手册给出的隔离度就是关断路径仍会通过多少信号。频率越高，寄生电容容抗越低，芯片内外的耦合通道越容易显现。
先按端口图把两种状态画清楚SPDT包含公共端RFC和两个选通端RF1、RF2。控制与偏置决定哪条通道导通，另一条处于隔离态。测试前必须明确测的是RFC到RF1还是RFC到RF2，以及未选端口接了什么终端。
未使用端口悬空时，反射信号可能再次耦合回公共端，结果和50Ω终端不同。逻辑状态、VDD、VSS与控制电平也要达到器件要求，不能只看到GPIO翻转就认定开关已经进入目标状态。
图1 RFC、RF1、RF2与控制偏置组成SPDT端口关系
导通损耗和关断泄漏是两组不同曲线插入损耗描述选通路径损失多少信号，隔离度描述关断路径还能漏过去多少。某个频段插损平坦，不代表隔离也同样平坦；两者受不同寄生和匹配条件影响。
资料中的导通曲线随频率缓慢变化，说明通道本身不是理想导线。板级验证应把芯片损耗、连接器、走线和测试夹具分开校准，否则夹具损耗会被误算到器件上。
图2 选通路径的插入损耗随频率变化
导通正常，不能推出关断端一定没有泄漏。
关断端仍有回波，也会参与耦合隔离态端口的回波损耗反映其终端匹配情况。回波较差时，入射信号更多被反射，反射波会通过封装、公共端或板间耦合再次进入其他路径，测得的泄漏不再只属于芯片内部。
因此，隔离测试要固定未使用端口终端并定义校准平面。连接器转接、探针间距和地围栏都可能影响高频结果，同一芯片在不同测试板上的隔离曲线出现差异并不奇怪。
图3 隔离态输出回波损耗反映未选端口的匹配
频率升高后，寄生电容让隔离逐步变差两路隔离曲线在低频很高，向高频逐渐下降，这是容性耦合常见表现。芯片内部结电容、封装引线间耦合和PCB平行走线都会提供跨越关断器件的交流通道。
图4 隔离度随频率升高而下降是有限关断的直接表现
若实测曲线整体接近器件趋势但比手册差，可继续检查板级串扰、接地过孔和校准；若只在某个窄频点突然恶化，则更像封装、焊盘或夹具形成谐振。两种形状对应的整改方向不同。
布局上还要避免RFC、RF1和RF2长距离平行，尤其不要让关断端走线从公共端或导通端下方跨越。地围栏和连续参考面可以降低电场、磁场耦合，但过孔间距与目标最高频率要匹配。芯片本体隔离再高，板上两根微带线直接串扰，系统隔离仍会被PCB上限锁住。
测量动态切换时，应把开关建立时间与稳态隔离分开。控制沿附近出现短暂馈通，可能来自内部切换、控制线耦合或两路状态重叠；稳态频谱正常并不能解释这一瞬态。用示波器或接收机把控制信号和射频包络对齐，才能决定需要调整控制时序、滤波还是射频布局。
若系统由多级开关级联，总隔离还会受到级间匹配和公共走线限制。不能简单把每一级的dB数值相加；应按完整信号路径建立端口模型，并在最终装配状态下验证。
评估隔离时还要关注仪器动态范围。输入功率过低时，关断端信号可能接近噪声底；输入过高又可能让开关进入压缩或让接收机前端泄漏。应记录源功率、接收带宽、平均方式和系统噪声底，并用直通、短路或已知衰减件验证测量链。
板级去嵌可用同批测试板上的校准结构或夹具S参数完成。若连接器与走线的串扰没有被纳入，单纯扣除插损并不能恢复真实隔离。最终报告最好同时给出芯片参考面与系统连接器参考面的结果，让器件选型和整机预算各有对应依据。
温度和输入功率也会改变开关状态。若产品工作范围宽，应在低温、室温和高温下重复两种开关状态，并检查隔离、插损和控制阈值是否同步漂移。只有一条室温曲线，无法覆盖偏置边缘和材料温漂。
测试板和量产板若叠层不同，还应重新评估走线耦合与参考面连续性，不能直接搬用旧板的隔离结论。
结论射频开关关断以后仍有信号，并不一定是控制失败。先把泄漏换算成隔离度，再与频率、端口状态和校准条件对应，才能区分器件正常有限隔离与板级额外耦合。
端口终端、偏置、校准平面和两条开关路径都固定以后，剩下的差异才有资格归到芯片或PCB。
